intel UG-20094 Cyclone 10 GX Native Fixed Point DSP IP Core User Guide

Intel Cyclone® 10 GX Native Fixed Point DSP IP inti instantiates lan ngontrol blok Intel Cyclone 10 GX Variable Precision Digital Signal Processing (DSP) siji. Inti IP Cyclone 10 GX Native Fixed Point DSP mung kasedhiya kanggo piranti Intel Cyclone 10 GX.

Siklon 10 GX Native Fixed Point DSP IP Core Diagram Blok Fungsional

Informasi sing gegandhengan
Pambuka kanggo Intel FPGA IP Cores.

Cyclone 10 GX Native Fixed Point DSP IP Fitur Inti

Inti Cyclone 10 GX Native Fixed Point DSP IP ndhukung fitur ing ngisor iki:

Operasi multiplikasi kanthi kinerja dhuwur, dioptimalake daya, lan kadhaptar kanthi lengkap
Dawane tembung 18-bit lan 27-bit

Loro 18 × 19 multipliers utawa siji 27 × 27 multiplier saben pemblokiran DSP
Dibangun ing tambahan, subtraction, lan 64-dicokot akumulasi pindho ndhaftar kanggo gabungke asil multiplikasi

Cascading 19-bit utawa 27-bit nalika pre-adder dipateni lan cascading 18-bit nalika pre-adder digunakake kanggo mbentuk garis tundha tunyuk kanggo aplikasi nyaring
Cascading bus output 64-bit kanggo nyebarake asil output saka blok siji menyang blok sabanjure tanpa dhukungan logika eksternal

Hard pre-adder didhukung ing mode 19-bit lan 27-bit kanggo saringan simetris
Bank ndhaptar koefisien internal ing mode 18-bit lan 27-bit kanggo implementasi filter

18-bit lan 27-bit systolic finite impulse response (FIR) saringan kanthi panambah output sing disebarake

Miwiti

Bab iki nyedhiyakake umumview saka aliran desain inti Intel FPGA IP kanggo mbantu cepet miwiti karo Cyclone 10 GX Native Fixed Point DSP IP inti. Intel FPGA IP Library diinstal minangka bagéan saka proses instalasi Intel Quartus® Prime. Sampeyan bisa milih lan parameterize sembarang inti Intel FPGA IP saka perpustakaan. Intel nyedhiyakake editor parameter terpadu sing ngidini sampeyan ngatur inti IP DSP Intel FPGA kanggo ndhukung macem-macem aplikasi. Editor parameter nuntun sampeyan liwat setelan nilai parameter lan pilihan port opsional.

Informasi sing gegandhengan

Pambuka kanggo Intel FPGA IP Cores
Nyedhiyakake informasi umum babagan kabeh inti IP FPGA Intel, kalebu parameterisasi, ngasilake, nganyarke, lan simulasi inti IP.

Nggawe Versi-Independent IP lan Platform Designer (Standar) Simulatio Scripts
Nggawe skrip simulasi sing ora mbutuhake nganyari manual kanggo piranti lunak utawa upgrade versi IP.
Praktek paling apik Manajemen Proyek
Pandhuan kanggo manajemen efisien lan portabilitas proyek lan IP sampeyan files.

Cyclone 10 GX Native Fixed Point DSP IP Core Parameter Parameter

Sampeyan bisa ngatur inti Cyclone 10 GX Native Fixed Point DSP IP kanthi nemtokake paramèter nggunakake editor parameter ing piranti lunak Intel Quartus Prime.

Tab Mode Operasi

Paramèter	IP Generated Parameter	Nilai	Katrangan
Pilih mode operasi	mode_operasi	m18×18_full m18×18_sumof2 m18×18_plus36 m18×18_systolic m27×27	Pilih mode operasional sing dikarepake.
Konfigurasi Multiplier
Format perwakilan kanggo multiplier x operand ndhuwur	mlebu_maks	mlebu tanpa tandha	Nemtokake format perwakilan kanggo multiplier x operan ndhuwur.

Paramèter	IP Generated Parameter	Nilai	Katrangan
Format perwakilan kanggo multiplier ndhuwur y operand	signed_may	mlebu tanpa tandha	Nemtokake format perwakilan kanggo multiplier ndhuwur y operand.
Format representasi kanggo ngisor multiplier x operand	mlebu_mbx	mlebu tanpa tandha	Nemtokake format perwakilan kanggo operand multiplier x ngisor.
Format perwakilan kanggo operand multiplier ngisor	signed_mby	mlebu tanpa tandha	Nemtokake format perwakilan kanggo operan multiplier y ngisor. Pilih terus ora ditandatangani kanggo m18×18_plus36 .
Aktifake port 'sub'	enable_sub	Ora ya wis	Pilih ya wis kanggo ngaktifake sub port.
Register input 'sub' saka multiplier	sub_jam	Ora Jam 0 Jam 1 Jam 2	Pilih Jam0, Jam1, utawa Jam2 kanggo ngaktifake lan nemtokake sinyal jam input kanggo sub input register.
Input Cascade
Aktifake kaskade input kanggo input 'ay'	ay_use_scan_in	Ora ya wis	Pilih ya wis kanggo ngaktifake modul cascade input kanggo input data ay. Nalika sampeyan ngaktifake modul cascade input, Cyclone 10 GX Native Fixed Point DSP IP inti nggunakake sinyal input scanin minangka input tinimbang sinyal input ay.
Aktifake kaskade input kanggo input 'dening'	by_use_scan_in	Ora ya wis	Pilih ya wis kanggo ngaktifake modul cascade input kanggo dening input data. Nalika sampeyan ngaktifake modul cascade input, Cyclone 10 GX Native Fixed Point DSP IP inti nggunakake sinyal input ay minangka input tinimbang sinyal input.
Aktifake data lan tundha register	tundha_scan_out_ay	Ora ya wis	Pilih ya wis kanggo ngaktifake wektu tundha ndhaftar antarane ay lan dening ndhaftar input. Fitur iki ora didhukung ing m18×18_plus36 lan m27x27 mode operasional.

Paramèter	IP Generated Parameter	Nilai	Katrangan
Aktifake data kanthi ndhaptar wektu tundha	tundha_scan_out_by	Ora ya wis	Pilih ya wis kanggo ngaktifake wektu tundha ndhaftar antarane dening ndhaftar input lan scanout bus output. Fitur iki ora didhukung ing m18×18_plus36 lan m27x27 mode operasional.
Aktifake port scanout	gui_scanout_enable	Ora ya wis	Pilih ya wis kanggo ngaktifake bus output scanout.
'scanout' jembaré bus output	scan_out_width	1–27	Nemtokake jembaré saka bus output scanout.
Konfigurasi Data 'x'
ambane bus input 'ax'	ax_width	1–27	Nemtokake jembaré saka bus input kapak.(1)
Register input 'kapak' saka multiplier	jam_ax	Ora Jam 0 Jam 1 Jam 2	Pilih Jam0, Jam1, utawa Jam2 kanggo ngaktifake lan nemtokake sinyal jam input kanggo register input kapak. register input kapak ora kasedhiya yen sampeyan nyetel sumber operand 'ax' kanggo 'kopi'.
'bx' input bus jembaré	bx_width	1–18	Nemtokake jembaré saka bx input bus.(1)
Register input 'bx' saka multiplier	bx_jam	Ora Jam 0 Jam 1 Jam 2	Pilih Jam0, Jam1, utawa Jam2 kanggo ngaktifake lan nemtokake sinyal jam input kanggo register input bx. bx input register ora kasedhiya yen sampeyan nyetel sumber operan 'bx' kanggo 'kopi'.
Konfigurasi Data 'y'
'ay' utawa 'scanin' jembaré bus	ay_scan_in_width	1–27	Nemtokake ambane ay utawa scanin bus input.(1)
Register input 'ay' utawa input 'scanin' saka multiplier	ay_scan_in_clock	Ora Jam 0 Jam 1 Jam 2	Pilih Jam0, Jam1, utawa Jam2 kanggo ngaktifake lan nemtokake sinyal jam input kanggo register input ay utawa scanin.
'dening' input bus jembaré	dening_width	1–19	Nemtokake jembaré kanthi input bus.(1)

Paramèter	IP Generated Parameter	Nilai	Katrangan
Register input 'dening' saka multiplier	dening_jam	Ora Jam 0 Jam 1 Jam 2	Pilih Jam0, Jam1, utawa Jam2 kanggo ngaktifake lan nemtokake sinyal jam input kanggo dening utawa scanin daftar input.(1)
Konfigurasi 'asil' output
'hasil' output bus jembaré	asil_a_width	1–64	Nemtokake jembaré saka asil bus output.
'resultb' jembaré bus output	asil_b_width	1–64	Nemtokake jembaré bus output resultb. resultb mung kasedhiya nalika nggunakake operation_mode m18×18_kebak.
Gunakake register output	output_jam	Ora Jam 0 Jam 1 Jam 2	Pilih Jam0, Jam1, utawa Jam2 kanggo ngaktifake lan nemtokake sinyal jam input kanggo asil lan asil ndhaftar output.

Tab Pra-penambah

Paramèter	IP Generated Parameter	Nilai	Katrangan
sumber operand 'ay'	operand_source_may	input preadder	Nemtokake sumber operan kanggo input ay. Pilih preader kanggo ngaktifake modul pre-adder kanggo multiplier ndhuwur. Setelan kanggo ay lan dening sumber operand kudu padha.
'dening' sumber operand	operand_source_mby	input preadder	Nemtokake sumber operan kanthi input. Pilih preader kanggo ngaktifake modul pre-adder kanggo multiplier ngisor. Setelan kanggo ay lan miturut sumber operand kudu padha.
Setel pre-adder operasi menyang subtraction	preadder_subtract_a	Ora ya wis	Pilih ya wis kanggo nemtokake operasi subtraction kanggo modul pre-adder kanggo multiplier ndhuwur. Setelan pre-adder kanggo multiplier ndhuwur lan ngisor kudu padha.
Setel operasi pra-adder b kanggo nyuda	preadder_subtract_b	Ora ya wis	Pilih ya wis kanggo nemtokake operasi subtraction kanggo modul pre-adder kanggo multiplier ngisor. Setelan pre-adder kanggo multiplier ndhuwur lan ngisor kudu padha.
Konfigurasi Data 'z'
'az' input bus jembaré	az_width	1–26	Nemtokake jembaré bus input az.(1)
Register input 'az' saka multiplier	az_jam	Ora Jam 0 Jam 1 Jam 2	Pilih Jam0, Jam1, utawa Jam2 kanggo ngaktifake lan nemtokake sinyal jam input kanggo register input az. Setelan jam kanggo ndhaftar input ay lan az kudu padha.
'bz' input bus jembaré	bz_width	1–18	Nemtokake jembaré bus input bz.(1)
Register input 'bz' saka multiplier	bz_jam	Ora Jam 0 Jam 1 Jam 2	Pilih Jam0, Jam1, utawa Jam2 kanggo ngaktifake lan nemtokake sinyal jam input kanggo register input bz. Setelan jam kanggo dening lan bz input register kudu padha.

Tab Koefisien Internal

Paramèter	IP Generated Parameter	Nilai	Katrangan
sumber operand 'ax'	operand_source_max	mlebu coef	Nemtokake sumber operan kanggo bus input kapak. Pilih coef kanggo ngaktifake modul koefisien internal kanggo multiplier ndhuwur. Pilih Ora kanggo Register input 'kapak' saka multiplier parameter nalika sampeyan ngaktifake fitur koefisien internal.

Paramèter	IP Generated Parameter	Nilai	Katrangan
			Setelan kanggo sumber operan ax lan bx kudu padha.
sumber operan 'bx'	operand_source_mbx	mlebu coef	Nemtokake sumber operand kanggo bx input bus. Pilih coef kanggo ngaktifake modul koefisien internal kanggo multiplier ndhuwur. Pilih Ora kanggo Register input 'bx' saka multiplier parameter nalika sampeyan ngaktifake fitur koefisien internal. Setelan kanggo sumber operan ax lan bx kudu padha.
'coefsel' Konfigurasi Register Input
Register input 'coefsela' saka multiplier	coef_sel_a_clock	Ora Jam 0 Jam 1 Jam 2	Pilih Jam0, Jam1, utawa Jam2 kanggo ngaktifake lan nemtokake sinyal jam input kanggo ndhaftar input coefsela.
Register input 'coefselb' saka multiplier	coef_sel_b_clock	Ora Jam 0 Jam 1 Jam 2	Pilih Jam0, Jam1, utawa Jam2 kanggo ngaktifake lan nemtokake sinyal jam input kanggo register input coefselb.
Konfigurasi Panyimpenan Koefisien
coef_a_0–7	coef_a_0–7	integer	Nemtokake nilai koefisien kanggo bus input kapak. Kanggo mode operasi 18-bit, nilai input maksimal yaiku 218 – 1. Kanggo operasi 27-bit, nilai maksimal yaiku 227 – 1.
coef_b_0–7	coef_b_0–7	integer	Nemtokake nilai koefisien kanggo bus input bx.

Akumulator / Output Cascade Tab

Paramèter	IP Generated Parameter	Nilai	Katrangan
Aktifake port 'akumulasi'	enable_accumulate	Ora ya wis	Pilih ya wis kanggo ngaktifake port akumulator.
Aktifake port 'negate'	enable_negate	Ora ya wis	Pilih ya wis kanggo ngaktifake negate port.
Aktifake port 'loadconst'	enable_loadconst	Ora ya wis	Pilih ya wis kanggo ngaktifake port loadconst.
Register input 'akumulasi' saka accumulator	accumulate_clock	Ora Jam 0 Jam 1 Jam 2	Pilih Jam0 , Jam1, utawa Jam2 kanggo ngaktifake lan nemtokake sinyal jam input kanggo ndhaftar input nglumpukake.

Paramèter	IP Generated Parameter	Nilai	Katrangan
Register input 'loadconst' saka accumulator	load_const_clock	Ora Jam 0 Jam 1 Jam 2	Pilih Jam0, Jam1, utawa Jam2 kanggo ngaktifake lan nemtokake sinyal jam input kanggo ndhaftar input loadconst.
Register input 'negate' saka unit penambah	negate_clock	Ora Jam 0 Jam 1 Jam 2	Pilih Jam0, Jam1, utawa Jam2 kanggo ngaktifake lan nemtokake sinyal jam input kanggo ndhaftar input negate.
Aktifake accumulator pindho	enable_double_accum	Ora ya wis	Pilih ya wis kanggo ngaktifake fitur accumulator pindho.
N nilai konstanta prasetel	load_const_value	0 – 63	Nemtokake nilai konstanta prasetel. Nilai iki bisa dadi 2N ngendi N yaiku nilai konstanta prasetel.
Aktifake port chainin	use_chainadder	Ora ya wis	Pilih ya wis kanggo ngaktifake modul cascade output lan bus input chainin. Fitur cascade output ora didhukung ing m18×18_kebak mode operasi.
Aktifake port chainout	gui_chainout_enable	Ora ya wis	Pilih ya wis kanggo ngaktifake bus output chainout. Fitur cascade output ora didhukung ing m18×18_kebak mode operasi.

Tab Pipelin

Paramèter	IP Generated Parameter	Nilai	Katrangan
Tambah register pipa input menyang sinyal data input (x/y/z/coefsel)	input_pipeline_clock	Ora Jam 0 Jam 1 Jam 2	Pilih Jam0, Jam1, utawa Jam2 kanggo ngaktifake lan nemtokake sinyal jam input kanggo x, y, z, coefsela lan coefselb ndhaftar input pipeline.
Tambah ndhaftar pipa input menyang sinyal data 'sub'	sub_pipeline_clock	Ora Jam 0 Jam 1 Jam 2	Pilih Jam0, Jam1, utawa Jam2 kanggo ngaktifake lan nemtokake sinyal jam input kanggo register input sub pipeline. (2)
Tambah ndhaftar pipa input menyang sinyal data 'akumulasi'	accum_pipeline_clock	Ora Jam 0 Jam 1 Jam 2	Pilih Jam0, Jam1, utawa Jam2 kanggo ngaktifake lan nemtokake sinyal jam input kanggo register input pipeline akumulasi.(2)
Tambah ndhaftar pipa input menyang sinyal data 'loadconst'	load_const_pipeline_clock	Ora Jam 0 Jam 1 Jam 2	Pilih Jam0, Jam1, utawa Jam2 kanggo ngaktifake lan nemtokake sinyal jam input kanggo register input pipeline loadconst.(2)
Tambah ndhaftar pipa input menyang sinyal data 'negate'	negate_pipeline_clock	Ora Jam 0 Jam 1 Jam 2	Pilih Jam0, Jam1, utawa Jam2 kanggo ngaktifake lan nemtokake sinyal jam input kanggo register input pipeline negate.(2)

Jembar Data Input Maksimum Saben Mode Operasi
Sampeyan bisa ngatur jembar data kanggo input x, y, lan z kaya sing kasebut ing tabel.

Kabeh ndhaptar input pipa kanggo sinyal kontrol dinamis kudu duwe setelan jam sing padha.

Mode operasi	Jembar Data Input Maksimum
	ax	ay	az	bx	by	bz
Tanpa Pre-adder utawa Koefisien Internal
m18×18_kebak	18 (tandatangani) 18 (ora ditandatangani)	19 (tandatangani) 18 (ora ana tandha)	Ora digunakake	18 (tandatangani) 18 (ora ditandatangani)	19 (tandatangani) 18 (ora ditandatangani)	Ora digunakake
m18×18_jumlah2
m18×18_systolic
m18×18_plus36
m27×27	27 (tandatangani) 27 (ora ana tandha)		Ora digunakake
Kanthi Fitur Pre-adder Mung
m18×18_kebak	18 (tandatangani) 18 (ora ana tandha)
m18×18_jumlah2
m18×18_systolic
m27×27	27 (tandatangani) 27 (ora ditandatangani)	26 (tandatangani) 26 (ora ana tandha)		Ora digunakake
Kanthi Fitur Koefisien Internal Mung
m18×18_kebak	Ora digunakake	19 (tandatangani) 18 (ora ana tandha)	Ora digunakake		19 (tandatangani) 18 (ora ditandatangani)	Ora digunakake
m18×18_jumlah2
m18×18_systolic
m27×27		27 (tandatangani) 27 (ora ana tandha)			Ora digunakake

Deskripsi Fungsional

Siklon 10 GX Native Fixed Point DSP IP inti kasusun saka 2 arsitektur; 18 × 18 perkalian lan 27 × 27 perkalian. Saben instantiation saka Cyclone 10 GX Native Fixed Point DSP IP inti mung ngasilake 1 saka 2 arsitektur gumantung saka mode operasional sing dipilih. Sampeyan bisa ngaktifake modul opsional kanggo aplikasi sampeyan.

Informasi sing gegandhengan
Blok DSP Presisi Variabel ing bab Piranti Intel Cyclone 10 GX, Kain inti Intel Cyclone 10 GX lan Buku Pegangan I / Os Tujuan Umum.

Mode Operasi

Cyclone 10 GX Native Fixed Point DSP IP inti ndhukung 5 mode operasional:

Mode Lengkap 18 × 18

Jumlah 18 × 18 saka 2 Mode
Mode 18 × 18 Plus 36
Mode Sistolik 18 × 18
Mode 27 × 27

Mode Lengkap 18 × 18
Nalika dikonfigurasi minangka 18 × 18 mode lengkap, inti Cyclone 10 GX Native Fixed Point DSP IP beroperasi minangka loro independen 18 (tandatangani / ora ditandatangani) × 19 (tandatangani) utawa 18
(tandha / unsigned) × 18 (unsigned) multipliers karo output 37-dicokot. Mode iki ditrapake persamaan ing ngisor iki:

asil = ax * ay
asilb = bx * dening

Arsitektur Mode Lengkap 18 × 18

Jumlah 18 × 18 saka 2 Mode
Ing 18 × 18 Jumlah 2 mode, Cyclone 10 GX Native Fixed Point DSP IP inti mbisakake multipliers ndhuwur lan ngisor lan ngasilake asil saka tambahan utawa subtraction antarane 2 multipliers. Sinyal kontrol sub-dinamis ngontrol penambah kanggo nindakake operasi tambahan utawa pengurangan. Jembar output asil saka inti IP DSP Titik Tetap Cyclone 10 GX Native bisa ndhukung nganti 64 bit nalika sampeyan ngaktifake akumulator / kaskade output. Mode iki nggunakake persamaan asil =[±(ax * ay) + (bx * by)].

Jumlah 18 × 18 Arsitektur 2 Mode

Mode 18 × 18 Plus 36
Nalika dikonfigurasi minangka 18 × 18 Plus 36 mode, Cyclone 10 GX Native Fixed Point DSP IP inti mbisakake mung multiplier ndhuwur. Mode iki nggunakake persamaan asil = (ax * ay) + concatenate(bx[17:0],by[17:0]).

Arsitektur Mode 18 × 18 Plus 36

Sampeyan kudu nyetel format Representasi kanggo multipliers ngisor y operand kanggo unsigned nalika nggunakake mode iki. Nalika bis input kurang saka 36-dicokot ing mode iki, sampeyan kudu nyedhiyani extension mlebu perlu kanggo ngisi input 36-dicokot.

Nggunakake Operand Kurang Saka 36-bit Ing Mode 18 × 18 Plus 36
Mantan ikiample nuduhake carane ngatur Cyclone 10 GX Native Fixed Point DSP IP inti kanggo nggunakake 18 × 18 Plus 36 mode operasional karo mlebu 12-dicokot data input 101010101010 (biner) tinimbang operand 36-dicokot.

Setel format Representasi kanggo ngisor multiplier x operand: kanggo mlebu.
Setel format Representasi kanggo multiplier ngisor y operand: kanggo unsigned.
Setel ambane bus input 'bx' dadi 18.

Setel ambane bus input 'dening' dadi 18.
Nyedhiyani data '111111111111111111' menyang bis input bx.
Nyedhiyani data '111111101010101010' menyang bis input.

Mode Sistolik 18 × 18
Ing mode operasional systolic 18 × 18, inti Cyclone 10 GX Native Fixed Point DSP IP ngaktifake multipliers ndhuwur lan ngisor, register systolic input kanggo multiplier ndhuwur, lan register systolic chain kanggo chain ing sinyal input. Nalika sampeyan ngaktifake kaskade output, mode iki ndhukung jembaré output asil 44 bit. Nalika sampeyan ngaktifake fitur accumulator tanpa kaskade output, sampeyan bisa ngatur jembaré output asil kanggo 64 bit.

Arsitektur Mode Systolic 18 × 18

Mode 27 × 27
Nalika dikonfigurasi minangka mode 27 × 27, inti Cyclone 10 GX Native Fixed Point DSP IP ngaktifake multiplier 27(tandatangani / ora ditandatangani) × 27 (tandatangani / ora ditandatangani). Bus output bisa ndhukung nganti 64 bit kanthi accumulator / output cascade aktif. Mode iki nggunakake persamaan asil = ax * ay.

Arsitektur Mode 27 × 27

Modul pilihan

Modul opsional sing kasedhiya ing Cyclone 10 GX Native Fixed Point DSP IP Core yaiku:

Kaskade input
Pra-penambah

Koefisien Internal
Akumulator lan kaskade output
Register pipa

Input Cascade
Fitur cascade input didhukung ing ay lan bis input. Nalika sampeyan nyetel Aktifake kaskade input kanggo input 'ay' kanggo Ya, Cyclone 10 GX Native Fixed Point DSP IP inti bakal njupuk input saka sinyal input pindai tinimbang bus input ay. Yen sampeyan nyetel Aktifake kaskade input kanggo input 'dening' menyang Ya, inti Cyclone 10 GX Native Fixed Point DSP IP bakal njupuk input saka bus input tinimbang bis input.

Disaranake kanggo ngaktifake ndhaptar input kanggo ay lan / utawa nalika kaskade input diaktifake kanggo akurasi aplikasi kasebut.

Sampeyan bisa ngaktifake ndhaptar wektu tundha kanggo cocog karo syarat latensi antarane ndhaptar input lan ndhaptar output. Ana 2 register tundha ing inti. Register tundha ndhuwur digunakake kanggo port input ay utawa scan-in nalika register tundha ngisor digunakake kanggo port output scanout. Register tundha iki didhukung ing 18 × 18 mode lengkap, 18 × 18 jumlah 2 mode, lan 18 × 18 mode sistolik.

Pra-penambah

Pre-adder bisa dikonfigurasi ing konfigurasi ing ngisor iki:

Loro 18-bit independen (tandatangani / ora ditandatangani) pre-adders.

Siji 26-bit pre-adder.

Yen sampeyan ngaktifake pre-adder ing mode perkalian 18 × 18, ay lan az digunakake minangka bus input menyang pre-adder ndhuwur nalika dening lan bz digunakake minangka bus input menyang pre-adder ngisor. Yen sampeyan ngaktifake pre-adder ing mode perkalian 27 × 27, ay lan az digunakake minangka bis input menyang pre-adder. Pre-adder ndhukung operasi tambahan lan pengurangan. Nalika loro pra-penambah ing blok DSP padha digunakake, padha kudu nuduhake jinis operasi padha (salah siji tambahan utawa nyuda).

Koefisien Internal
Koefisien internal bisa ndhukung nganti wolung koefisien konstan kanggo multiplican ing mode 18-bit lan 27-bit. Nalika sampeyan ngaktifake fitur koefisien internal, loro bus input kanggo kontrol pilihan saka koefisien multiplexer bakal kui. Bus input coefsela digunakake kanggo milih koefisien sing wis ditemtokake kanggo multiplier ndhuwur lan bis input pitutur digunakake kanggo milih koefisien sing wis ditemtokake kanggo multiplier ngisor.

Panyimpenan koefisien internal ora ndhukung nilai koefisien sing bisa dikontrol kanthi dinamis lan panyimpenan koefisien eksternal dibutuhake kanggo nindakake operasi kasebut.

Accumulator lan Output Cascade

Modul accumulator bisa diaktifake kanggo nindakake operasi ing ngisor iki:

Operasi tambahan utawa pengurangan
Operasi pembulatan bias nggunakake nilai konstan 2N
Akumulasi saluran ganda

Kanggo nindakake operasi tambahan utawa nyuda accumulator kanthi dinamis, kontrol sinyal input negate. Kanggo operasi pembulatan bias, sampeyan bisa nemtokake lan mbukak konstanta prasetel 2N sadurunge modul accumulator diaktifake kanthi nemtokake integer menyang nilai parameter N saka konstanta prasetel. Integer N kudu kurang saka 64. Sampeyan bisa kanthi dinamis ngaktifake utawa mateni panggunaan konstanta prasetel kanthi ngontrol sinyal loadconst. Sampeyan bisa nggunakake operasi iki minangka muxing aktif saka Nilai babak menyang path umpan balik accumulator. Biaya sing dimuat lan panggunaan sinyal sing dikumpulake bebarengan.

Sampeyan bisa ngaktifake ndhaftar accumulator pindho nggunakake parameter Aktifake accumulator pindho kanggo nindakake klempakan pindho. Modul accumulator bisa ndhukung chaining macem-macem pamblokiran DSP kanggo tambahan utawa operasi subtraction dening mbisakake port input chaining lan port output chain-metu. Ing mode sistolik 18 × 18, mung 44-bit saka chain input bus lan chain out output bus bakal digunakake. Nanging, kabeh chain 64-bit ing bus input kudu disambungake menyang bus output chain-out saka blok DSP sadurunge.

Register Pipa

Inti Cyclone 10 GX Native Fixed Point DSP IP ndhukung level siji register pipa. Register pipa ndhukung nganti telung sumber jam lan siji sinyal bening bedo kanggo ngreset register pipa. Ana limang register pipa:

data input bus pipeline register
register pipa sinyal kontrol sub dinamis

negate register pipa sinyal kontrol dinamis
nglumpukake register pipa sinyal kontrol dinamis
register pipa kontrol dinamis loadconst

Sampeyan bisa milih kanggo ngaktifake saben input data bus pipo ndhaftar lan sinyal kontrol dinamis pipo ndhaftar independen. Nanging, kabeh ndhaptar pipa sing diaktifake kudu nggunakake sumber jam sing padha.

Skema Jam

Register input, pipeline, lan output ing Cyclone 10 GX Native Fixed Point DSP IP inti ndhukung telung sumber jam / ngaktifake lan loro clears asynchronous. Kabeh register input nggunakake aclr[0] lan kabeh register pipa lan output nggunakake aclr[1]. Saben jinis register bisa milih salah siji saka telung sumber jam lan jam mbisakake sinyal. Nalika sampeyan ngatur Cyclone 10 GX Native Fixed Point DSP IP inti menyang 18 × 18 mode operasi systolic, piranti lunak Intel Quartus Prime bakal nyetel input systolic register lan sumber jam register systolic chain menyang sumber jam padha karo output register internal.

Nalika sampeyan ngaktifake fitur accumulator pindho, piranti lunak Intel Quartus Prime bakal nyetel sumber jam ndhaftar accumulator pindho menyang sumber jam padha karo ndhaftar output internal.

Watesan Skema Jam
Tab iki nuduhake watesan sing kudu sampeyan gunakake kanggo kabeh skema pencatatan jam.

kahanan	Watesan
Nalika pre-adder diaktifake	Sumber jam kanggo ndhaftar input ay lan az kudu padha.

	Sumber jam kanggo dening lan bz input register kudu padha.
Nalika ndhaptar pipa diaktifake	Sumber jam kanggo kabeh register pipa kudu padha.
Nalika samubarang input ndhaftar kanggo sinyal kontrol dinamis	Sumber jam kanggo register input kanggo sub, accumulate, loadconst, lan negate kudu padha.

Siklon 10 GX Native Fixed Point DSP IP Sinyal inti

Tokoh ing ngisor iki nuduhake sinyal input lan output saka inti Cyclone 10 GX Native Fixed Point DSP IP.

Siklon 10 GX Native Fixed Point DSP IP Sinyal inti

Sinyal Input Data

Jeneng Sinyal	Jinis	Jembar	Katrangan
kapak []	Input	27	Input data bus menyang multiplier ndhuwur.
ay[]	Input	27	Input data bus menyang multiplier ndhuwur. Nalika pra-penambah diaktifake, sinyal kasebut disedhiyakake minangka sinyal input menyang pra-penambah ndhuwur.
az []	Input	26	Sinyal kasebut minangka sinyal input menyang pre-adder ndhuwur. Sinyal iki mung kasedhiya nalika pre-adder diaktifake. Sinyal iki ora kasedhiya ing m18×18_plus36 mode operasional.
bx []	Input	18	Input data bus kanggo ngisor multiplier. Sinyal iki ora kasedhiya ing m27×27 mode operasional.
dening []	Input	19	Input data bus kanggo ngisor multiplier. Nalika pre-adder diaktifake, sinyal kasebut dadi sinyal input menyang pre-adder ngisor. Sinyal iki ora kasedhiya ing m27×27 mode operasional.
bz []	Input	18	Sinyal kasebut minangka sinyal input menyang pre-adder ngisor. Sinyal iki mung kasedhiya nalika pre-adder diaktifake. Sinyal iki ora kasedhiya ing m27×27 lan m18×18_plus36 mode operasional.

Sinyal Output Data

Jeneng Sinyal	Jinis	Jembar	Decsr ngirim
asil []	Output	64	Output data bus saka multiplier ndhuwur. Sinyal iki ndhukung nganti 37 bit kanggo m18×18_kebak mode operasional.
asilb[]	Output	37	Output data bus saka ngisor multiplier. Sinyal iki mung kasedhiya ing m18×18_kebak mode operasional.

Jam, Aktifake, lan Mbusak Sinyal

Jeneng Sinyal	Jinis	Jembar	Katrangan
clk []	Input	3	Input sinyal jam kanggo kabeh ndhaftar. Sinyal jam iki mung kasedhiya yen ana register input, register pipeline, utawa register output disetel kanggo Jam0, Jam1, utawa Jam2. • clk [0] = Jam0 • clk [1] = Jam1 • clk [2] = Jam2
ena []	Input	3	Jam ngaktifake clk [2:0]. Sinyal iki aktif-High. • ena [0] iku kanggo Jam0 • ena [1] iku kanggo Jam1 • ena [2] iku kanggo Jam2
aclr []	Input	2	Asynchronous sinyal input cetha kanggo kabeh ndhaftar. Sinyal iki aktif-High. Gunakake aclr[0] kanggo kabeh ndhaftar input lan nggunakake aclr[1] kanggo kabeh register pipeline lan register output. Kanthi gawan, sinyal iki de-asserted.

Sinyal Kontrol Dinamis

Jeneng Sinyal	Jinis	Jembar	Katrangan
sub	Input	1	Sinyal input kanggo nambah utawa nyuda output saka multiplier ndhuwur karo output saka multiplier ngisor. • Deassert sinyal iki kanggo nemtokake operasi tambahan. • Negesake sinyal iki kanggo nemtokake operasi subtraction. Kanthi gawan, sinyal iki deasserted. Sampeyan bisa negesake utawa deassert sinyal iki sak run-time.(3)
negate	Input	1	Sinyal input kanggo nambah utawa nyuda jumlah multipliers ndhuwur lan ngisor karo data saka sinyal chainin. • Deassert sinyal iki kanggo nemtokake operasi tambahan. • Negesake sinyal iki kanggo nemtokake operasi subtraction. Kanthi gawan, sinyal iki deasserted. Sampeyan bisa negesake utawa deassert sinyal iki sak run-time.(3)
nglumpukake	Input	1	Sinyal input kanggo ngaktifake utawa mateni fitur accumulator. • Deassert sinyal iki kanggo mateni fitur accumulator. • Negesake sinyal iki kanggo ngaktifake fitur accumulator. Kanthi gawan, sinyal iki deasserted. Sampeyan bisa negesake utawa deassert sinyal iki sak run-time.(3)
loadconst	Input	1	Sinyal input kanggo ngaktifake utawa mateni fitur pancet mbukak. • Deassert sinyal iki kanggo mateni fitur pancet mbukak. • Negesake sinyal iki kanggo ngaktifake fitur pancet mbukak. Kanthi gawan, sinyal iki deasserted. Sampeyan bisa negesake utawa deassert sinyal iki sak run-time.(3)

Sinyal Koefisien Internal

Jeneng Sinyal

Jinis

Jembar

Katrangan

coefsela []

Input

Sinyal pilihan input kanggo 8 nilai koefisien ditetepake dening pangguna kanggo multiplier ndhuwur. Nilai koefisien disimpen ing memori internal lan ditemtokake dening paramèter coef_a_0 kanggo coef_a_7.

• coefsela [2: 0] = 000 nuduhake coef_a_0

• coefsela [2: 0] = 001 nuduhake coef_a_1

• coelsela [2: 0] = 010 nuduhake coef_a_2

• … lan liya-liyane.

Sinyal kasebut mung kasedhiya nalika fitur koefisien internal diaktifake.

coefselb []

Input

Sinyal pilihan input kanggo 8 nilai koefisien ditetepake dening pangguna kanggo multiplier ngisor. Nilai koefisien disimpen ing memori internal lan ditemtokake dening paramèter coef_b_0 kanggo coef_b_7.

• coefselb [2: 0] = 000 nuduhake coef_b_0

• coefselb [2: 0] = 001 nuduhake coef_b_1

• coelselb [2: 0] = 010 nuduhake coef_b_2

• … lan liya-liyane.

Sinyal kasebut mung kasedhiya nalika fitur koefisien internal diaktifake.

Input Sinyal Cascade

Jeneng Sinyal	Jinis	Jembar	Katrangan
scanning []	Input	27	Input data bus kanggo input cascade modul. Sambungake sinyal kasebut menyang sinyal scanout saka inti DSP sadurunge.
scanning []	Ouput	27	Bus data output saka modul cascade input. Sambungake sinyal kasebut menyang sinyal scanin saka inti DSP sabanjure.

Sinyal Kaskade Output

Jeneng Sinyal	Jinis	Jembar	Katrangan
chainin []	Input	64	Input data bus kanggo modul cascade output. Sambungake sinyal kasebut menyang sinyal chainout saka inti DSP sadurunge.
chainout []	Output	64	Bus data output saka modul kaskade output. Sambungake sinyal kasebut menyang sinyal chainin saka inti DSP sabanjure.

Riwayat Revisi Dokumen kanggo Cyclone 10 GX Native Fixed Point DSP IP Core Guide User

Tanggal	Versi	Owah-owahan
November 2017	2017.11.06	Rilis wiwitan.

Intel Corporation. Kabeh hak dilindhungi undhang-undhang. Intel, logo Intel, lan merek Intel liyane minangka merek dagang saka Intel Corporation utawa anak perusahaan. Intel njamin kinerja produk FPGA lan semikonduktor kanggo spesifikasi saiki sesuai karo babar pisan standar Intel nanging nduweni hak kanggo ngganti produk lan layanan sawayah-wayah tanpa kabar. Intel ora tanggung jawab utawa tanggung jawab sing muncul saka aplikasi utawa panggunaan informasi, produk, utawa layanan sing diterangake ing kene kajaba sing disepakati kanthi tinulis dening Intel. Pelanggan Intel disaranake njupuk versi paling anyar saka spesifikasi piranti sadurunge ngandelake informasi sing diterbitake lan sadurunge nggawe pesenan kanggo produk utawa layanan.

Jeneng lan merek liyane bisa diklaim minangka properti wong liya.

Dokumen / Sumber Daya

intel UG-20094 Cyclone 10 GX Native Fixed Point DSP IP Core [pdf] Pandhuan pangguna
UG-20094 Cyclone 10 GX Native Fixed Point DSP IP Core, UG-20094, Cyclone 10 GX Native Fixed Point DSP IP Core, Native Fixed Point DSP IP Core, Fixed Point DSP IP Core, DSP IP Core

Referensi

Manual pangguna

intel UG-20094 Cyclone 10 GX Native Fixed Point DSP IP Core

Intel® Cyclone® 10 GX Native Fixed Point DSP IP Core Pandhuan Pangguna