Intel UG-20094 Cyclone 10 GX Native Fixed Point DSP IP Core
Uživatelská příručka Intel® Cyclone® 10 GX Native Fixed Point DSP IP Core
Jádro Intel Cyclone® 10 GX Native Fixed Point DSP IP vytváří instanci a řídí jeden blok Intel Cyclone 10 GX Variable Precision Digital Signal Processing (DSP). Jádro Cyclone 10 GX Native Fixed Point DSP IP je k dispozici pouze pro zařízení Intel Cyclone 10 GX.
Cyclone 10 GX Native Fixed Point DSP IP základní funkční blokové schéma
Související informace
Úvod do Intel FPGA IP Cores.
Cyclone 10 GX Native Fixed Point DSP IP Core Features
Jádro Cyclone 10 GX Native Fixed Point DSP IP podporuje následující funkce:
- Vysoce výkonné, výkonově optimalizované a plně registrované operace násobení
- 18bitové a 27bitové délky slova
- Dva násobiče 18 × 19 nebo jeden násobič 27 × 27 na blok DSP
- Vestavěný registr sčítání, odčítání a 64bitové dvojité akumulace pro kombinaci výsledků násobení
- Kaskádové 19-bitové nebo 27-bitové, když je pre-adder zakázáno, a kaskádové 18-bitové, když je pre-adder použito k vytvoření linky zpoždění odbočení pro filtrování aplikace
- Kaskádová 64bitová výstupní sběrnice pro šíření výstupních výsledků z jednoho bloku do druhého bez podpory externí logiky
- Hard pre-adder podporován v 19bitových a 27bitových režimech pro symetrické filtry
- Interní banka registru koeficientů v 18bitovém i 27bitovém režimu pro implementaci filtru
- 18bitové a 27bitové filtry systolické konečné impulsní odezvy (FIR) s distribuovanou sčítačkou výstupu
Začínáme
Tato kapitola poskytuje obecný závěrview toku návrhu jádra Intel FPGA IP, který vám pomůže rychle začít s jádrem Cyclone 10 GX Native Fixed Point DSP IP. Knihovna Intel FPGA IP Library se instaluje jako součást procesu instalace Intel Quartus® Prime. Z knihovny můžete vybrat a parametrizovat libovolné IP jádro Intel FPGA. Intel poskytuje integrovaný editor parametrů, který vám umožňuje přizpůsobit jádro Intel FPGA DSP IP tak, aby podporovalo širokou škálu aplikací. Editor parametrů vás provede nastavením hodnot parametrů a výběrem volitelných portů.
Související informace
- Úvod do Intel FPGA IP Cores
Poskytuje obecné informace o všech IP jádrech Intel FPGA, včetně parametrizace, generování, upgradu a simulace IP jader. - Vytváření verze-nezávislé IP a Platform Designer (standardní) simulační skripty
Vytvářejte simulační skripty, které nevyžadují ruční aktualizace pro upgrade softwaru nebo verze IP. - Nejlepší postupy projektového řízení
Pokyny pro efektivní správu a přenositelnost vašeho projektu a IP files.
Cyclone 10 GX Native Fixed Point DSP IP Core Parameter Parameter Settings
Jádro Cyclone 10 GX Native Fixed Point DSP IP můžete přizpůsobit zadáním parametrů pomocí editoru parametrů v softwaru Intel Quartus Prime.
Záložka Provozní režim
| Parametr | Parametr generovaný IP | Hodnota | Popis |
| Zvolte prosím provozní režim | operační mód | m18×18_full m18×18_sumof2 m18×18_plus36 m18×18_systolic m27×27 | Vyberte požadovaný provozní režim. |
| Konfigurace multiplikátoru | |||
| Formát reprezentace pro horní multiplikátor x operand | sign_max | podepsáno nepodepsáno | Zadejte formát reprezentace pro operand nejvyššího násobiče x. |
| Parametr | Parametr generovaný IP | Hodnota | Popis |
| Formát reprezentace pro nejvyšší multiplikátor y operand | podepsal_květen | podepsáno nepodepsáno | Zadejte formát reprezentace pro operand nejvyššího násobiče y. |
| Formát reprezentace pro spodní násobitel x operand | sign_mbx | podepsáno nepodepsáno | Zadejte formát reprezentace pro operand dolního multiplikátoru x. |
| Formát reprezentace operandu spodního násobiče y | podepsal_mby | podepsáno nepodepsáno | Zadejte formát reprezentace pro operand spodního multiplikátoru y.
Vždy vybrat nepodepsaný pro m18×18_plus36 . |
| Povolit 'sub' port | enable_sub | Žádný Ano | Vybrat Ano povolit
dílčí port. |
| Zaregistrujte vstup 'sub' multiplikátoru | sub_clock | Žádný Hodiny0 Hodiny1 Hodiny2 | Vybrat Hodiny 0, Hodiny 1nebo Hodiny 2 pro povolení a určení vstupního hodinového signálu pro dílčí vstupní registr. |
| Vstupní kaskáda | |||
| Povolit vstupní kaskádu pro vstup „ay“. | ay_use_scan_in | Žádný Ano | Vybrat Ano pro povolení vstupního kaskádového modulu pro jakýkoli vstup dat.
Když povolíte modul vstupní kaskády, jádro Cyclone 10 GX Native Fixed Point DSP IP použije vstupní signály scanin jako vstup namísto jakýchkoliv vstupních signálů. |
| Povolit vstupní kaskádu pro vstup 'by' | by_use_scan_in | Žádný Ano | Vybrat Ano k povolení vstupního kaskádového modulu pro vstup dat.
Když povolíte modul vstupní kaskády, jádro Cyclone 10 GX Native Fixed Point DSP IP používá vstupní signály ay jako vstup namísto vstupních signálů. |
| Povolit data v registru zpoždění | delay_scan_out_ay | Žádný Ano | Vybrat Ano pro povolení registru zpoždění mezi ay a vstupními registry.
Tato funkce není podporována v m18×18_plus36 a m27x27 provozní režim. |
| Parametr | Parametr generovaný IP | Hodnota | Popis |
| Povolit data registrem zpoždění | delay_scan_out_by | Žádný Ano | Vybrat Ano pro povolení registru zpoždění mezi vstupními registry a výstupní sběrnicí scanout.
Tato funkce není podporována v m18×18_plus36 a m27x27 provozní režim. |
| Povolit skenovací port | gui_scanout_enable | Žádný Ano | Vybrat Ano povolit
výstupní sběrnice scanout. |
| 'scanout' výstupní šířka sběrnice | scan_out_width | 1–27 | Určete šířku
výstupní sběrnice scanout. |
| Konfigurace dat 'x' | |||
| šířka vstupní sběrnice 'ax' | ax_width | 1–27 | Určete šířku
vstupní sběrnice ax.(1) |
| Zaregistrujte vstup 'ax' multiplikátoru | ax_clock | Žádný Hodiny0 Hodiny1 Hodiny2 | Vybrat Hodiny 0, Hodiny 1nebo Hodiny 2 pro povolení a specifikaci vstupního hodinového signálu pro vstupní registr ax.
ax vstupní registr není dostupný, pokud nastavíte zdroj operandu 'ax' na 'koef'. |
| šířka vstupní sběrnice 'bx' | bx_width | 1–18 | Určete šířku
vstupní sběrnice bx.(1) |
| Zaregistrujte vstup 'bx' multiplikátoru | bx_clock | Žádný Hodiny0 Hodiny1 Hodiny2 | Vybrat Hodiny 0, Hodiny 1nebo Hodiny 2 pro povolení a specifikaci vstupního hodinového signálu pro vstupní registr bx.
Vstupní registr bx není dostupný, pokud nastavíte zdroj operandu „bx“. na 'koef'. |
| Konfigurace dat 'y' | |||
| 'ay' nebo 'scanin' bus width | ay_scan_in_width | 1–27 | Zadejte šířku vstupní sběrnice ay nebo scanin.(1) |
| Zaregistrujte vstup 'ay' nebo vstup 'scanin' násobiče | ay_scan_in_clock | Žádný Hodiny0 Hodiny1 Hodiny2 | Vybrat Hodiny 0, Hodiny 1nebo Hodiny 2 pro povolení a specifikaci vstupního hodinového signálu pro vstupní registr ay nebo scanin. |
| šířka vstupní sběrnice 'by' | podle_šířky | 1–19 | Zadejte šířku pomocí vstupní sběrnice.(1) |
| Parametr | Parametr generovaný IP | Hodnota | Popis |
| Zaregistrujte vstup 'by' násobitele | podle_hodin | Žádný Hodiny0 Hodiny1 Hodiny2 | Vybrat Hodiny 0, Hodiny 1nebo Hodiny 2 pro povolení a určení vstupního hodinového signálu pro by nebo scanin
vstupní registr.(1) |
| Konfigurace „výsledku“ výstupu | |||
| 'výsledková' šířka výstupní sběrnice | result_a_width | 1–64 | Určete šířku
výsledná výstupní sběrnice. |
| 'resultb' šířka výstupní sběrnice | result_b_width | 1–64 | Zadejte šířku výstupní sběrnice resultb. resultb k dispozici pouze při použití režimu_provozu m18×18_full. |
| Použijte výstupní registr | výstupní_hodiny | Žádný Hodiny0 Hodiny1 Hodiny2 | Vybrat Hodiny 0, Hodiny 1nebo Hodiny 2 pro povolení a určení vstupního hodinového signálu pro výstupní registry resulta a resultb. |
Pre-adder Tab
| Parametr | Parametr generovaný IP | Hodnota | Popis |
| zdroj operandu 'ay' | operand_source_may | vstupní předčítač | Zadejte zdroj operandu pro jakýkoli vstup. Vybrat preadder pro aktivaci modulu předpřičítání pro nejvyšší násobitel. Nastavení pro ay a podle zdroje operandu musí být stejné. |
| 'podle' zdroje operandu | operand_source_mby | vstupní předčítač | Zadejte zdroj operandu pro pomocí vstupu. Vybrat preadder pro aktivaci modulu předpřičítání pro spodní násobič. Nastavení pro ay a podle zdroje operandu musí být stejné. |
| Nastavte operaci předpřičítání na odečítání | preadder_subtract_a | Žádný Ano | Vybrat Ano k určení operace odečítání pro modul předsčítání pro nejvyšší násobitel. Nastavení předpřidání pro horní a dolní násobitel musí být stejné. |
| Nastavte operaci předsčítání b na odečítání | preadder_subtract_b | Žádný Ano | Vybrat Ano pro specifikaci operace odečítání pro modul předsčítání pro spodní násobitel. Nastavení předpřidání pro horní a dolní násobitel musí být stejné. |
| Konfigurace dat 'z' | |||
| šířka vstupní sběrnice 'az' | az_width | 1–26 | Zadejte šířku vstupní sběrnice az.(1) |
| Zaregistrujte vstup 'az' multiplikátoru | az_clock | Žádný Hodiny0 Hodiny1 Hodiny2 | Vybrat Hodiny 0, Hodiny 1nebo Hodiny 2 pro povolení a určení vstupního hodinového signálu pro vstupní registry az. Nastavení hodin pro vstupní registry ay a az musí být stejné. |
| šířka vstupní sběrnice 'bz' | bz_width | 1–18 | Zadejte šířku vstupní sběrnice bz.(1) |
| Zaregistrujte vstup 'bz' násobiče | bz_clock | Žádný Hodiny0 Hodiny1 Hodiny2 | Vybrat Hodiny 0, Hodiny 1nebo Hodiny 2 pro povolení a určení vstupního hodinového signálu pro vstupní registry bz. Nastavení hodin pro vstupní registry by a bz musí být stejné. |
Vnitřní koeficient Tab
| Parametr | Parametr generovaný IP | Hodnota | Popis |
| zdroj operandu 'ax' | operand_source_max | vstup koef | Zadejte zdroj operandu pro vstupní sběrnici ax. Vybrat koef pro aktivaci modulu vnitřního koeficientu pro nejvyšší násobitel.
Vybrat Žádný pro Zaregistrujte vstup 'ax' multiplikátoru Když povolíte funkci vnitřního koeficientu. |
| Parametr | Parametr generovaný IP | Hodnota | Popis |
| Nastavení zdroje operandů ax a bx musí být stejné. | |||
| zdroj operandu „bx“. | operand_source_mbx | vstup koef | Zadejte zdroj operandu pro vstupní sběrnici bx. Vybrat koef pro aktivaci modulu vnitřního koeficientu pro nejvyšší násobitel.
Vybrat Žádný pro Zaregistrujte vstup 'bx' multiplikátoru Když povolíte funkci vnitřního koeficientu. Nastavení zdroje operandů ax a bx musí být stejné. |
| Konfigurace vstupního registru 'coefsel' | |||
| Zaregistrujte vstup 'coefsela' multiplikátoru | coef_sel_a_clock | Žádný Hodiny0 Hodiny1 Hodiny2 | Vybrat Hodiny 0, Hodiny 1nebo Hodiny 2 pro povolení a specifikaci vstupního hodinového signálu pro vstupní registry coefsela. |
| Zaregistrujte vstup 'coefselb' multiplikátoru | coef_sel_b_clock | Žádný Hodiny0 Hodiny1 Hodiny2 | Vybrat Hodiny 0, Hodiny 1nebo Hodiny 2 pro povolení a specifikaci vstupního hodinového signálu pro vstupní registry coefselb. |
| Konfigurace koeficientu úložiště | |||
| coef_a_0–7 | coef_a_0–7 | Celé číslo | Zadejte hodnoty koeficientů pro vstupní sběrnici ax.
Pro 18bitový provozní režim je maximální vstupní hodnota 218 – 1. Pro 27bitový provoz je maximální hodnota 227 – 1. |
| coef_b_0–7 | coef_b_0–7 | Celé číslo | Zadejte hodnoty koeficientů pro vstupní sběrnici bx. |
Akumulátorová/Výstupní kaskáda Tab
| Parametr | Parametr generovaný IP | Hodnota | Popis |
| Povolit port „akumulovat“. | enable_accumulate | Žádný Ano | Vybrat Ano povolit
akumulátorový port. |
| Povolit 'negovat' port | enable_negate | Žádný Ano | Vybrat Ano povolit
negovat port. |
| Povolit port 'loadconst' | enable_loadconst | Žádný Ano | Vybrat Ano povolit
loadconst port. |
| Registrujte vstup 'akumulovat' akumulátoru | akumulovat_hodiny | Žádný Hodiny0 Hodiny1 Hodiny2 | Vybrat Hodiny 0 , Hodiny 1nebo Hodiny 2 k povolení a specifikaci vstupního hodinového signálu pro akumulační vstupní registry. |
| Parametr | Parametr generovaný IP | Hodnota | Popis |
| Zaregistrujte vstup 'loadconst' akumulátoru | load_const_clock | Žádný Hodiny0 Hodiny1 Hodiny2 | Vybrat Hodiny 0, Hodiny 1nebo Hodiny 2 pro povolení a určení vstupního hodinového signálu pro vstupní registry loadconst. |
| Registrujte vstup 'negovat' sčítací jednotky | negate_clock | Žádný Hodiny0 Hodiny1 Hodiny2 | Vybrat Hodiny 0, Hodiny 1nebo Hodiny 2 pro povolení a určení vstupního hodinového signálu pro negační vstupní registry. |
| Povolit dvojitý akumulátor | enable_double_accum | Žádný Ano | Vybrat Ano pro aktivaci funkce dvojitého akumulátoru. |
| N hodnota přednastavené konstanty | load_const_value | 0 – 63 | Zadejte přednastavenou konstantní hodnotu.
Tato hodnota může být 2N kde N je přednastavená konstantní hodnota. |
| Povolit zřetězený port | use_chainaadder | Žádný Ano | Vybrat Ano k povolení výstupního kaskádového modulu a zřetězené vstupní sběrnice.
Funkce výstupní kaskády není podporována v m18×18_full operační mód. |
| Povolit zřetězený port | gui_chainout_enable | Žádný Ano | Vybrat Ano pro aktivaci zřetězené výstupní sběrnice. Funkce výstupní kaskády není podporována v
m18×18_full operační mód. |
Potrubí Tab
| Parametr | Parametr generovaný IP | Hodnota | Popis |
| Přidejte vstupní registr potrubí ke vstupnímu datovému signálu (x/y/z/coefsel) | input_pipeline_clock | Žádný Hodiny0 Hodiny1 Hodiny2 | Vybrat Hodiny 0, Hodiny 1nebo Hodiny 2 pro povolení a specifikaci vstupního hodinového signálu pro vstupní registry potrubí x, y, z, coefsela a coefselb. |
| Přidejte registr vstupního potrubí k datovému signálu „sub“. | sub_pipeline_clock | Žádný Hodiny0 Hodiny1 Hodiny2 | Vybrat Hodiny 0, Hodiny 1nebo Hodiny 2 pro povolení a určení vstupního hodinového signálu pro vstupní registr dílčího potrubí. (2) |
| Přidejte vstupní potrubní registr k 'kumulovanému' datovému signálu | accum_pipeline_clock | Žádný Hodiny0 Hodiny1 Hodiny2 | Vybrat Hodiny 0, Hodiny 1nebo Hodiny 2 k povolení a specifikaci vstupního hodinového signálu pro vstupní registr akumulačního potrubí.(2) |
| Přidejte vstupní registr potrubí k datovému signálu 'loadconst' | load_const_pipeline_clock | Žádný Hodiny0 Hodiny1 Hodiny2 | Vybrat Hodiny 0, Hodiny 1nebo Hodiny 2 pro povolení a určení vstupního hodinového signálu pro vstupní registr potrubí loadconst.(2) |
| Přidejte vstupní registr potrubí k „negačnímu“ datovému signálu | negate_pipeline_clock | Žádný Hodiny0 Hodiny1 Hodiny2 | Vybrat Hodiny 0, Hodiny 1nebo Hodiny 2 pro povolení a určení vstupního hodinového signálu pro vstupní registr negovaného potrubí.(2) |
Maximální šířka vstupních dat na provozní režim
Můžete přizpůsobit šířku dat pro vstupy x, yaz, jak je uvedeno v tabulce.
Všechny vstupní registry potrubí pro dynamické řídicí signály musí mít stejné nastavení hodin.
| Provozní režim | Maximální šířka vstupních dat | |||||
| ax | ay | az | bx | by | bz | |
| Bez předpřídavku nebo vnitřního koeficientu | ||||||
| m18×18_full | 18 (podepsáno)
18 (nepodepsaný) |
19 (podepsáno)
18 (nepodepsané) |
Nepoužito | 18 (podepsáno)
18 (nepodepsaný) |
19 (podepsáno)
18 (nepodepsaný) |
Nepoužito |
| m18×18_sumof2 | ||||||
| m18×18_systolický | ||||||
| m18×18_plus36 | ||||||
| m27×27 | 27 (podepsáno)
27 (nepodepsané) |
Nepoužito | ||||
| Pouze s funkcí Pre-adder | ||||||
| m18×18_full | 18 (podepsáno)
18 (nepodepsané) |
|||||
| m18×18_sumof2 | ||||||
| m18×18_systolický | ||||||
| m27×27 | 27 (podepsáno)
27 (nepodepsaný) |
26 (podepsáno)
26 (nepodepsané) |
Nepoužito | |||
| Pouze s funkcí vnitřního koeficientu | ||||||
| m18×18_full | Nepoužito | 19 (podepsáno)
18 (nepodepsané) |
Nepoužito | 19 (podepsáno)
18 (nepodepsaný) |
Nepoužito | |
| m18×18_sumof2 | ||||||
| m18×18_systolický | ||||||
| m27×27 | 27 (podepsáno)
27 (nepodepsané) |
Nepoužito | ||||
Popis funkce
Jádro Cyclone 10 GX Native Fixed Point DSP IP se skládá ze 2 architektur; 18 × 18 násobení a 27 × 27 násobení. Každá instance jádra Cyclone 10 GX Native Fixed Point DSP IP generuje pouze 1 ze 2 architektur v závislosti na zvolených provozních režimech. Do své aplikace můžete povolit volitelné moduly.
Související informace
DSP bloky s proměnnou přesností v kapitole Zařízení Intel Cyclone 10 GX, Intel Cyclone 10 GX Core Fabric a Příručce I/O pro obecné účely.
Provozní režimy
Jádro Cyclone 10 GX Native Fixed Point DSP IP podporuje 5 provozních režimů:
- Plný režim 18 × 18
- Režim 18 × 18 součet 2
- Režim 18 × 18 Plus 36
- Systolický režim 18 × 18
- Režim 27 × 27
Plný režim 18 × 18
Při konfiguraci jako plný režim 18 × 18 funguje jádro Cyclone 10 GX Native Fixed Point DSP IP jako dvě nezávislé 18 (podepsané/nepodepsané) × 19 (podepsané) nebo 18
(se znaménkem/bez znaménka) × 18 (bez znaménka) násobiče s 37bitovým výstupem. Tento režim používá následující rovnice:
- resulta = sekera * ay
- resultb = bx * podle
Architektura plného režimu 18 × 18
Režim 18 × 18 součet 2
V režimech 18 × 18 Sum of 2 umožňuje jádro Cyclone 10 GX Native Fixed Point DSP IP horní a dolní násobiče a generuje výsledek sčítáním nebo odečítáním mezi 2 násobiči. Sub-dynamický řídicí signál řídí sčítačku pro provádění operací sčítání nebo odčítání. Výsledná výstupní šířka jádra Cyclone 10 GX Native Fixed Point DSP IP může podporovat až 64 bitů, když povolíte kaskádu akumulátoru/výstupu. Tento režim aplikuje rovnici resulta =[±(ax * ay) + (bx * by)].
18 × 18 součet 2 módové architektury
Režim 18 × 18 Plus 36
Při konfiguraci jako režim 18 × 18 Plus 36 umožňuje jádro Cyclone 10 GX Native Fixed Point DSP IP pouze horní multiplikátor. Tento režim aplikuje rovnici resulta = (ax * ay) + concatenate (bx[17:0],by[17:0]).
Architektura režimu 18 × 18 Plus 36
Při použití tohoto režimu musíte nastavit formát reprezentace pro dolní multiplikátory y operand na unsigned. Je-li vstupní sběrnice v tomto režimu menší než 36 bitů, je nutné poskytnout nezbytnou podepsanou příponu, která zaplní 36bitový vstup.
Používání méně než 36bitových operandů v režimu 18 × 18 Plus 36
Tento example ukazuje, jak nakonfigurovat jádro Cyclone 10 GX Native Fixed Point DSP IP pro použití provozního režimu 18 × 18 Plus 36 s 12bitovými vstupními daty se znaménkem 101010101010 (binární) namísto 36bitového operandu.
- Nastavte Formát reprezentace pro dolní multiplikátor x operand: na podepsané.
- Nastavte Formát reprezentace pro operand spodního násobiče y: na bez znaménka.
- Nastavte šířku vstupní sběrnice 'bx' na 18.
- Nastavte šířku vstupní sběrnice „podle“ na 18.
- Poskytněte data „111111111111111111“ na vstupní sběrnici bx.
- Poskytněte data '111111101010101010' do vstupní sběrnice.
Systolický režim 18 × 18
V 18 × 18 systolických provozních režimech umožňuje jádro Cyclone 10 GX Native Fixed Point DSP IP horní a spodní násobiče, vstupní systolický registr pro horní násobič a řetězový systolický registr pro řetězec ve vstupních signálech. Když povolíte výstupní kaskádu, tento režim podporuje výslednou šířku výstupu 44 bitů. Když povolíte funkci akumulátoru bez výstupní kaskády, můžete nakonfigurovat výslednou výstupní šířku na 64 bitů.
Architektura systolického režimu 18 × 18
Režim 27 × 27
Při konfiguraci jako režimy 27 × 27 umožňuje jádro Cyclone 10 GX Native Fixed Point DSP IP multiplikátor 27 (podepsané/nepodepsané) × 27 (podepsané/nepodepsané). Výstupní sběrnice může podporovat až 64 bitů se zapnutou kaskádou akumulátorů/výstupů. Tento režim aplikuje rovnici resulta = ax * ay.
Architektura režimu 27 × 27
Volitelné moduly
Volitelné moduly dostupné v Cyclone 10 GX Native Fixed Point DSP IP Core jsou:
- Vstupní kaskáda
- Předpřidávačky
- Vnitřní koeficient
- Akumulační a výstupní kaskáda
- Registry potrubí
Vstupní kaskáda
Funkce vstupní kaskády je podporována na ay a vstupní sběrnicí. Když nastavíte Enable input cascade for 'ay' input na Yes, Cyclone 10 GX Native Fixed Point DSP IP core bude brát vstupy ze vstupních signálů skenování místo ze vstupní sběrnice y. Když nastavíte Enable input cascade for 'by' input (Ano), jádro Cyclone 10 GX Native Fixed Point DSP IP bude brát vstupy z libovolné vstupní sběrnice místo ze vstupní sběrnice.
Pro správnost aplikace se doporučuje povolit vstupní registry pro ay a/nebo vždy, když je povolena vstupní kaskáda.
Registry zpoždění můžete povolit tak, aby odpovídaly požadavku na latenci mezi vstupním a výstupním registrem. V jádru jsou 2 zpožďovací registry. Horní registr zpoždění se používá pro vstupní porty ay nebo scan-in, zatímco dolní registr zpoždění se používá pro výstupní porty scanout. Tyto zpožďovací registry jsou podporovány v plném režimu 18 × 18, 18 × 18 součtů 2 režimů a 18 × 18 systolických režimech.
Předpřídavek
Pre-adder lze konfigurovat v následujících konfiguracích:
- Dvě nezávislé 18bitové (podepsané/nepodepsané) předpřídavky.
- Jedna 26bitová předpřihláška.
Když povolíte předsčítačku v režimech násobení 18 × 18, ay a az se použijí jako vstupní sběrnice k horní předsčítačce, zatímco by a bz se použijí jako vstupní sběrnice ke spodní předsčítačce. Když povolíte předsčítačku v režimu násobení 27 × 27, ay a az se použijí jako vstupní sběrnice do předsčítačky. Předsčítačka podporuje operace sčítání i odčítání. Když jsou použity obě předsčítačky ve stejném bloku DSP, musí sdílet stejný typ operace (buď sčítání nebo odečítání).
Vnitřní koeficient
Vnitřní koeficient může podporovat až osm konstantních koeficientů pro multiplikandy v 18bitových a 27bitových režimech. Když povolíte funkci vnitřního koeficientu, vygenerují se dvě vstupní sběrnice pro řízení výběru multiplexeru koeficientů. Vstupní sběrnice coefsela se používá k výběru předdefinovaných koeficientů pro horní násobitel a vstupní sběrnice rady se používá k výběru předdefinovaných koeficientů pro spodní násobitel.
Vnitřní paměť koeficientů nepodporuje dynamicky řiditelné hodnoty koeficientů a k provedení takové operace je vyžadována paměť externích koeficientů.
Akumulátorová a výstupní kaskáda
Modul akumulátoru lze povolit pro provádění následujících operací:
- Operace sčítání nebo odčítání
- Operace zkreslení zaokrouhlení pomocí konstantní hodnoty 2N
- Dvoukanálová akumulace
Chcete-li dynamicky provádět operaci sčítání nebo odčítání akumulátoru, ovládejte vstupní signál negace. Pro operaci zkresleného zaokrouhlení můžete zadat a načíst přednastavenou konstantu 2N před aktivací akumulátorového modulu zadáním celého čísla k hodnotě parametru N přednastavené konstanty. Celé číslo N musí být menší než 64. Použití přednastavené konstanty můžete dynamicky povolit nebo zakázat ovládáním signálu loadconst. Tuto operaci můžete použít jako aktivní muxování zaokrouhlené hodnoty do cesty zpětné vazby akumulátoru. Náklady na zatížení a akumulované využití signálu se vzájemně vylučují.
Registr dvojitého akumulátoru můžete povolit pomocí parametru Povolit dvojitý akumulátor pro provedení dvojité akumulace. Akumulátorový modul může podporovat zřetězení více bloků DSP pro operace sčítání nebo odečítání tím, že povolí zřetězení vstupního portu a zřetězeného výstupního portu. V systolickém režimu 18 × 18 se použije pouze 44bitová vstupní sběrnice a výstupní sběrnice. Všechny 64bitové řetězce ve vstupní sběrnici však musí být připojeny k zřetězené výstupní sběrnici z předchozího bloku DSP.
Registr potrubí
Jádro Cyclone 10 GX Native Fixed Point DSP IP podporuje jedinou úroveň registru potrubí. Registr potrubí podporuje až tři zdroje hodin a jeden asynchronní čistý signál pro resetování registrů potrubí. Existuje pět potrubních registrů:
- data input bus pipeline register
- sub dynamic control signal pipeline register
- negovat dynamic control signal pipeline register
- akumulovat registr potrubí dynamického řídicího signálu
- loadconst dynamic control pipeline registr
Můžete si vybrat, zda chcete povolit každý registr potrubí sběrnice pro vstup dat a registry potrubí dynamického řídicího signálu nezávisle. Všechny povolené registry potrubí však musí používat stejný zdroj hodin.
Schéma taktování
Vstupní, potrubní a výstupní registry v jádru Cyclone 10 GX Native Fixed Point DSP IP podporují tři zdroje/povolení hodin a dvě asynchronní mazání. Všechny vstupní registry používají aclr[0] a všechny pipeline a výstupní registry používají aclr[1]. Každý typ registru může vybrat jeden ze tří zdrojů hodin a signálů povolení hodin. Když nakonfigurujete jádro Cyclone 10 GX Native Fixed Point DSP IP na 18 × 18 systolický provozní režim, software Intel Quartus Prime nastaví vstupní systolický registr a zdroj hodin řetězového systolického registru na stejný zdroj hodin jako výstupní registr interně.
Když povolíte funkci dvojitého akumulátoru, software Intel Quartus Prime nastaví zdroj hodin registru dvojitého akumulátoru na stejný zdroj hodin jako výstupní registr interně.
Omezení schématu taktování
Tato karta ukazuje omezení, která musíte použít pro všechna schémata časování registrů.
| Stav | Omezení |
| Když je předpřidání povoleno | Zdroj hodin pro vstupní registry ay a az musí být stejný. |
| Zdroj hodin pro vstupní registry by a bz musí být stejný. | |
| Když jsou povoleny potrubní registry | Zdroj hodin pro všechny registry potrubí musí být stejný. |
| Když některý ze vstupních registrů pro dynamické řídicí signály | Zdroj hodin pro vstupní registry pro sub, akumulaci, loadconst a negaci musí být stejný. |
Cyclone 10 GX Native Fixed Point DSP IP Core Signals
Následující obrázek ukazuje vstupní a výstupní signály jádra Cyclone 10 GX Native Fixed Point DSP IP.
Cyclone 10 GX Native Fixed Point DSP IP Core Signals
Vstupní datové signály
| Název signálu | Typ | Šířka | Popis |
| sekera[] | Vstup | 27 | Vstupní datová sběrnice do horního násobiče. |
| ano[] | Vstup | 27 | Vstupní datová sběrnice do horního násobiče.
Když je předpřidavač povolen, jsou tyto signály obsluhovány jako vstupní signály do horní předpřidavače. |
| az[] | Vstup | 26 | Tyto signály jsou vstupními signály do horní předsčítačky.
Tyto signály jsou dostupné pouze v případě, že je povolena předpřidávání. Tyto signály nejsou dostupné v m18×18_plus36 provozní režim. |
| bx[] | Vstup | 18 | Vstupní datová sběrnice do spodního násobiče.
Tyto signály nejsou dostupné v m27×27 provozní režim. |
| podle[] | Vstup | 19 | Vstupní datová sběrnice do spodního násobiče.
Je-li povolena pre-adder, tyto signály slouží jako vstupní signály pro spodní pre-adder. Tyto signály nejsou dostupné v m27×27 provozní režim. |
| B z[] | Vstup | 18 | Tyto signály jsou vstupními signály do spodní předsčítačky. Tyto signály jsou dostupné pouze v případě, že je povolena předpřidávání. Tyto signály nejsou dostupné v m27×27 a m18×18_plus36 provozní režimy. |
Výstupní signály dat
| Název signálu | Typ | Šířka | Popis |
| výsledek[] | Výstup | 64 | Výstupní datová sběrnice z horního násobiče.
Tyto signály podporují až 37 bitů m18×18_full provozní režim. |
| vysledek[] | Výstup | 37 | Výstupní datová sběrnice ze spodního násobiče.
Tyto signály jsou dostupné pouze v m18×18_full provozní režim. |
Hodiny, Povolit a Vymazat signály
| Název signálu | Typ | Šířka | Popis |
| clk[] | Vstup | 3 | Vstupní hodinové signály pro všechny registry.
Tyto hodinové signály jsou dostupné pouze v případě, že je nastaven některý ze vstupních registrů, registrů potrubí nebo výstupních registrů Hodiny 0, Hodiny 1nebo Hodiny 2. • clk[0] = Hodiny 0 • clk[1] = Hodiny 1 • clk[2] = Hodiny 2 |
| ena[] | Vstup | 3 | Povolení hodin pro clk[2:0]. Tento signál je aktivní – vysoký.
• ena[0] je pro Hodiny 0 • ena[1] je pro Hodiny 1 • ena[2] je pro Hodiny 2 |
| aclr[] | Vstup | 2 | Asynchronní čisté vstupní signály pro všechny registry. Tento signál je aktivní – vysoký.
Použití aclr[0] pro všechny vstupní registry a použití aclr[1] pro všechny potrubní registry a výstupní registr. Ve výchozím nastavení je tento signál zrušen. |
Dynamické řídicí signály
| Název signálu | Typ | Šířka | Popis |
| sub | Vstup | 1 | Vstupní signál pro přičtení nebo odečtení výstupu horního násobiče s výstupem spodního násobiče.
• Zrušením tohoto signálu specifikujete operaci přidávání. • Potvrdit tento signál pro specifikaci operace odečítání. Ve výchozím nastavení je tento signál deaktivován. Tento signál můžete potvrdit nebo zrušit během běhu.(3) |
| negovat | Vstup | 1 | Vstupní signál pro přičtení nebo odečtení součtu horních a dolních násobičů s daty z řetězených signálů.
• Zrušením tohoto signálu specifikujete operaci přidávání. • Potvrdit tento signál pro specifikaci operace odečítání. Ve výchozím nastavení je tento signál deaktivován. Tento signál můžete potvrdit nebo zrušit během běhu.(3) |
| akumulovat | Vstup | 1 | Vstupní signál pro zapnutí nebo vypnutí funkce akumulátoru.
• Deaktivací tohoto signálu deaktivujete funkci akumulátoru. • Potvrdit tento signál pro aktivaci funkce akumulátoru. Ve výchozím nastavení je tento signál deaktivován. Tento signál můžete potvrdit nebo zrušit během běhu.(3) |
| loadconst | Vstup | 1 | Vstupní signál pro zapnutí nebo vypnutí funkce konstantní zátěže.
• Deaktivujte tento signál pro deaktivaci funkce konstanty zatížení. • Aktivujte tento signál pro aktivaci funkce konstantní zátěže. Ve výchozím nastavení je tento signál deaktivován. Tento signál můžete potvrdit nebo zrušit během běhu.(3) |
Signály s vnitřním koeficientem
| Název signálu | Typ | Šířka | Popis |
| coefsela[] | Vstup | 3 | Vstupní signály pro výběr pro 8 hodnot koeficientů definovaných uživatelem pro nejvyšší násobitel. Hodnoty koeficientů jsou uloženy ve vnitřní paměti a specifikovány parametry coef_a_0 na coef_a_7.
• coefsela[2:0] = 000 odkazuje na coef_a_0 • coefsela[2:0] = 001 odkazuje na coef_a_1 • coelsela[2:0] = 010 odkazuje na coef_a_2 • … a tak dále. Tyto signály jsou dostupné pouze v případě, že je povolena funkce vnitřního koeficientu. |
| coefselb[] | Vstup | 3 | Vstupní signály pro výběr pro 8 hodnot koeficientů definovaných uživatelem pro spodní násobitel. Hodnoty koeficientů jsou uloženy ve vnitřní paměti a specifikovány parametry coef_b_0 na coef_b_7.
• coefselb[2:0] = 000 odkazuje na coef_b_0 • coefselb[2:0] = 001 odkazuje na coef_b_1 • coelselb[2:0] = 010 odkazuje na coef_b_2 • … a tak dále. Tyto signály jsou dostupné pouze v případě, že je povolena funkce vnitřního koeficientu. |
Vstupní kaskádové signály
| Název signálu | Typ | Šířka | Popis |
| skenování[] | Vstup | 27 | Vstupní datová sběrnice pro modul vstupní kaskády.
Připojte tyto signály ke skenovacím signálům z předchozího jádra DSP. |
| skenování[] | Výstup | 27 | Výstupní datová sběrnice vstupního kaskádového modulu.
Připojte tyto signály ke skenovacím signálům dalšího jádra DSP. |
Výstupní kaskádové signály
| Název signálu | Typ | Šířka | Popis |
| spoutaný[] | Vstup | 64 | Vstupní datová sběrnice pro výstupní kaskádový modul.
Připojte tyto signály k řetězovým signálům z předchozího jádra DSP. |
| řetězení[] | Výstup | 64 | Výstupní datová sběrnice výstupního kaskádového modulu.
Připojte tyto signály k řetězeným signálům dalšího jádra DSP. |
Historie revizí dokumentu pro uživatelskou příručku Cyclone 10 GX Native Fixed Point DSP IP Core
| Datum | Verze | Změny |
| listopadu 2017 | 2017.11.06 | Počáteční vydání. |
Intel Corporation. Všechna práva vyhrazena. Intel, logo Intel a další značky Intel jsou ochranné známky společnosti Intel Corporation nebo jejích dceřiných společností. Společnost Intel zaručuje výkon svých FPGA a polovodičových produktů podle aktuálních specifikací v souladu se standardní zárukou společnosti Intel, ale vyhrazuje si právo provádět změny jakýchkoli produktů a služeb kdykoli bez upozornění. Společnost Intel nepřebírá žádnou odpovědnost nebo závazky vyplývající z aplikace nebo použití jakýchkoli informací, produktů nebo služeb popsaných v tomto dokumentu, pokud to není výslovně písemně odsouhlaseno společností Intel. Zákazníkům společnosti Intel se doporučuje získat nejnovější verzi specifikací zařízení dříve, než se budou spoléhat na jakékoli zveřejněné informace a než zadají objednávky na produkty nebo služby.
Jiná jména a značky mohou být nárokovány jako vlastnictví jiných.
Dokumenty / zdroje
 |
Intel UG-20094 Cyclone 10 GX Native Fixed Point DSP IP Core [pdfUživatelská příručka UG-20094 Cyclone 10 GX Native Fix Point DSP IP Core, UG-20094, Cyclone 10 GX Native Fix Point DSP IP Core, Native Fix Point DSP IP Core, Fixed Point DSP IP Core, DSP IP Core |
