Intel UG-20094 سائيڪلون 10 GX اصلي فڪسڊ پوائنٽ ڊي ايس پي IP ڪور
Intel® Cyclone® 10 GX Native Fixed Point DSP IP ڪور يوزر گائيڊ
Intel Cyclone® 10 GX Native Fixed Point DSP IP ڪور هڪ واحد Intel Cyclone 10 GX Variable Precision Digital Signal Processing (DSP) بلاڪ کي فوري ۽ ڪنٽرول ڪري ٿو. سائڪلون 10 GX اصلي فڪسڊ پوائنٽ DSP IP ڪور صرف Intel Cyclone 10 GX ڊوائيسز لاءِ موجود آهي.
سائڪلون 10 GX اصلي فڪسڊ پوائنٽ DSP IP ڪور فنڪشنل بلاڪ ڊراگرام
لاڳاپيل معلومات
Intel FPGA IP ڪور جو تعارف.
سائيڪلون 10 GX اصلي فڪسڊ پوائنٽ ڊي ايس پي IP بنيادي خاصيتون
سائيڪلون 10 GX اصلي فڪسڊ پوائنٽ DSP IP ڪور ھيٺين خاصيتن کي سپورٽ ڪري ٿو:
- اعلي ڪارڪردگي، طاقت جي اصلاح، ۽ مڪمل طور تي رجسٽر ٿيل ضرب آپريشن
- 18-bit ۽ 27-bit لفظن جي ڊيگهه
- ٻه 18 × 19 ضرب يا هڪ 27 × 27 ضرب في ڊي ايس پي بلاڪ
- وڌ ۾ وڌ، گھٽائڻ، ۽ 64-bit ڊبل جمع ڪرڻ وارو رجسٽر ضرب نتيجن کي گڏ ڪرڻ لاءِ
- Cascading 19-bit يا 27-bit جڏھن پري-adder غير فعال آھي ۽ cascading 18-bit جڏھن pre-adder استعمال ڪيو ويندو آھي فلٽرنگ ايپليڪيشن لاءِ ٽيپ-ڊيلي لائن ٺاھڻ لاءِ
- 64-bit ٻاھرين بس کي ٻاھرين منطق جي مدد جي بغير ھڪڙي بلاڪ کان ايندڙ بلاڪ تائين ٻاھرين نتيجن جي پروپيگنڊا ڪرڻ لاءِ
- هارڊ پري ايڊر 19-bit ۽ 27-bit موڊس ۾ سميٽرڪ فلٽرن لاءِ سپورٽ ڪئي
- فلٽر لاڳو ڪرڻ لاءِ 18-bit ۽ 27-bit ٻنهي طريقن ۾ اندروني کوٽائي رجسٽر بينڪ
- 18-bit ۽ 27-bit systolic finite impulse Response (FIR) فلٽر ورهايل آئوٽ پٽ ايڊر سان
شروع ٿيڻ
هي باب هڪ عام اوور مهيا ڪري ٿوview Intel FPGA IP ڪور ڊيزائن جي وهڪري جو توهان کي جلدي شروع ڪرڻ ۾ مدد ڪرڻ لاءِ سائڪلون 10 GX Native Fixed Point DSP IP core. Intel FPGA IP لائبريري Intel Quartus® Prime تنصيب جي عمل جي حصي طور نصب ٿيل آهي. توهان لائبريري مان ڪنهن به Intel FPGA IP ڪور کي چونڊيو ۽ ماپ ڪري سگهو ٿا. Intel هڪ مربوط پيٽرولر ايڊيٽر مهيا ڪري ٿو جيڪو توهان کي مختلف قسم جي ايپليڪيشنن کي سپورٽ ڪرڻ لاءِ Intel FPGA DSP IP ڪور کي ڪسٽمائي ڪرڻ جي اجازت ڏئي ٿو. پيرا ميٽر ايڊيٽر توهان کي هدايت ڪري ٿو ته پيٽرول جي قيمتن جي ترتيب ۽ اختياري بندرگاهن جي چونڊ جي ذريعي.
لاڳاپيل معلومات
- Intel FPGA IP ڪور جو تعارف
سڀني Intel FPGA IP cores جي باري ۾ عام معلومات مهيا ڪري ٿي، جنهن ۾ پيراميٽرائيزنگ، پيدا ڪرڻ، اپ گريڊ ڪرڻ، ۽ IP cores کي تخليق ڪرڻ شامل آهن. - نسخو ٺاهڻ-آزاد IP ۽ پليٽ فارم ڊيزائنر (معياري) Simulatio اسڪرپٽ
تخليق اسڪرپٽ ٺاهيو جيڪي سافٽ ويئر يا IP ورزن جي اپ گريڊ لاء دستياب اپڊيٽ جي ضرورت نه هونديون آهن. - پروجيڪٽ مينيجمينٽ بهترين طريقا
توهان جي پروجيڪٽ ۽ IP جي موثر انتظام ۽ پورٽبلٽي لاءِ هدايتون files.
سائيڪلون 10 GX اصلي فڪسڊ پوائنٽ DSP IP ڪور پيٽرولر سيٽنگون
توهان انٽيل ڪوارٽس پرائم سافٽ ويئر ۾ پيراميٽر ايڊيٽر استعمال ڪندي پيرا ميٽرن جي وضاحت ڪندي سائڪلون 10 GX اصلي فڪسڊ پوائنٽ DSP IP ڪور کي ترتيب ڏئي سگهو ٿا.
آپريشن موڊ ٽيب
| پيرا ميٽر | IP ٺاهيل پيٽرولر | قدر | وصف |
| مھرباني ڪري آپريشن موڊ چونڊيو | آپريشن_موڊ | m18×18_full m18×18_sumof2 m18×18_plus36 m18×18_systolic m27×27 | مطلوب آپريشنل موڊ چونڊيو. |
| ملائيندڙ ترتيب | |||
| مٿين ضرب x اوپيرينڊ لاءِ نمائندگي جي شڪل | signed_max | دستخط ٿيل غير دستخط | مٿين ضرب x اوپيرينڊ لاء نمائندگي فارميٽ بيان ڪريو. |
| پيرا ميٽر | IP ٺاهيل پيٽرولر | قدر | وصف |
| مٿين ملٽي پليئر y آپرينڊ لاءِ نمائندگي فارميٽ | signed_may | دستخط ٿيل غير دستخط | مٿين ضرب y اوپيرينڊ لاء نمائندگي فارميٽ بيان ڪريو. |
| هيٺئين ضرب x اوپيرينڊ لاءِ نمائندگي جي شڪل | signed_mbx | دستخط ٿيل غير دستخط | ھيٺئين ضرب x operand لاء نمائندگي فارميٽ بيان ڪريو. |
| هيٺئين ضرب ڪندڙ y آپرينڊ لاءِ نمائندگي جي شڪل | signed_mby | دستخط ٿيل غير دستخط | بيان ڪريو نمائندگي فارميٽ لاء ھيٺئين ضرب y operand لاء.
هميشه چونڊ غير دستخط ٿيل لاءِ m18×18_plus36 . |
| 'ذيلي' پورٽ کي فعال ڪريو | enable_sub | نه ها | چونڊيو ها چالو ڪرڻ
ذيلي پورٽ. |
| ضمير جي 'ذيلي' ان پٽ کي رجسٽر ڪريو | ذيلي_گھڙي | نه گھڙي 0 ڪلاڪ1 ڪلاڪ2 | چونڊيو گھڙي 0, گھڙي 1، يا گھڙي 2 ذيلي ان پٽ رجسٽر لاءِ ان پٽ ڪلاڪ سگنل کي فعال ۽ بيان ڪرڻ لاءِ. |
| ان پٽ Cascade | |||
| 'ay' ان پٽ لاءِ ان پٽ ڪاسڪيڊ کي فعال ڪريو | ay_use_scan_in | نه ها | چونڊيو ها ay ڊيٽا ان پٽ لاءِ ان پٽ ڪاسڪيڊ ماڊل کي فعال ڪرڻ لاءِ.
جڏهن توهان انپٽ ڪاسڪيڊ ماڊل کي فعال ڪريو ٿا، سائڪلون 10 GX نيٽي فڪسڊ پوائنٽ DSP IP ڪور اسڪينن ان پٽ سگنلز کي استعمال ڪري ٿو ان پٽ سگنلن جي بدران ان پٽ جي طور تي. |
| ان پٽ cascade کي 'by' ان پٽ لاءِ فعال ڪريو | by_use_scan_in | نه ها | چونڊيو ها ڊيٽا ان پٽ جي ذريعي ان پٽ cascade ماڊل کي فعال ڪرڻ لاء.
جڏهن توهان انپٽ ڪاسڪيڊ ماڊل کي فعال ڪريو ٿا، سائڪلون 10 GX Native Fixed Point DSP IP core ay ان پٽ سگنلز کي استعمال ڪري ٿو ان پٽ سگنلن جي بدران ان پٽ جي طور تي. |
| ڊيٽا جي دير جي رجسٽر کي فعال ڪريو | delay_scan_out_ay | نه ها | چونڊيو ها اي ۽ ان پٽ رجسٽرن جي وچ ۾ دير جي رجسٽر کي فعال ڪرڻ لاءِ.
ھن مضمون ۾ سپورٽ ناھي m18×18_plus36 ۽ م 27 x 27 آپريشنل موڊ. |
| پيرا ميٽر | IP ٺاهيل پيٽرولر | قدر | وصف |
| دير سان رجسٽرڊ ڊيٽا کي فعال ڪريو | delay_scan_out_by | نه ها | چونڊيو ها ان پٽ رجسٽرز ۽ اسڪين آئوٽ آئوٽ پٽ بس جي وچ ۾ دير جي رجسٽر کي فعال ڪرڻ لاءِ.
ھن مضمون ۾ سپورٽ ناھي m18×18_plus36 ۽ م 27 x 27 آپريشنل موڊ. |
| اسڪين آئوٽ پورٽ کي فعال ڪريو | gui_scanout_enable | نه ها | چونڊيو ها چالو ڪرڻ
scanout ٻاھر بس. |
| 'اسڪين آئوٽ' آئوٽ پٽ بس جي چوٽي | scan_out_width | 1-27 | جي چوٽي بيان ڪريو
scanout ٻاھر بس. |
| ڊيٽا 'x' ترتيب | |||
| 'ax' ان پٽ بس جي چوٽي | ax_width | 1-27 | جي چوٽي بيان ڪريو
ax input bus.(1) |
| رجسٽر ان پٽ 'ax' ضرب جي | ax_clock | نه گھڙي 0 ڪلاڪ1 ڪلاڪ2 | چونڊيو گھڙي 0, گھڙي 1، يا گھڙي 2 ax ان پٽ رجسٽر لاءِ ان پٽ ڪلاڪ سگنل کي فعال ۽ بيان ڪرڻ لاءِ.
ax input register موجود نه آهي جيڪڏهن توهان سيٽ ڪيو 'ax' آپريشن جو ذريعو جي طرف 'ڪوف'. |
| 'bx' ان پٽ بس جي چوٽي | bx_width | 1-18 | جي چوٽي بيان ڪريو
bx ان پٽ بس.(1) |
| رجسٽر ان پٽ 'bx' ضرب جي | bx_clock | نه گھڙي 0 ڪلاڪ1 ڪلاڪ2 | چونڊيو گھڙي 0, گھڙي 1، يا گھڙي 2 bx ان پٽ رجسٽر لاءِ ان پٽ ڪلاڪ سگنل کي فعال ۽ بيان ڪرڻ لاءِ.
جيڪڏهن توهان سيٽ ڪيو ته bx ان پٽ رجسٽر دستياب ناهي 'bx' آپريٽنگ ذريعو جي طرف 'ڪوف'. |
| ڊيٽا 'y' ترتيب | |||
| 'ay' يا 'scanin' بس ويڪر | ay_scan_in_width | 1-27 | ay يا اسڪينن ان پٽ بس جي چوٽي بيان ڪريو.(1) |
| انپٽ رجسٽر ڪريو 'ay' يا ان پٽ 'اسڪينن' جو ضرب | ay_scan_in_clock | نه گھڙي 0 ڪلاڪ1 ڪلاڪ2 | چونڊيو گھڙي 0, گھڙي 1، يا گھڙي 2 ay يا اسڪينن ان پٽ رجسٽر لاءِ ان پٽ ڪلاڪ سگنل کي فعال ۽ بيان ڪرڻ لاءِ. |
| ان پٽ بس جي چوٽي جي ذريعي | by_width | 1-19 | ان پٽ بس جي ويڪر بيان ڪريو.(1) |
| پيرا ميٽر | IP ٺاهيل پيٽرولر | قدر | وصف |
| ان پٽ رجسٽر ڪريو 'by' ضرب جي | by_clock | نه گھڙي 0 ڪلاڪ1 ڪلاڪ2 | چونڊيو گھڙي 0, گھڙي 1، يا گھڙي 2 يا اسڪينن لاءِ ان پٽ ڪلاڪ سگنل کي فعال ۽ بيان ڪرڻ لاءِ
ان پٽ رجسٽر.(1) |
| آئوٽ 'نتيجو' ترتيب | |||
| 'نتيجو' ٻاھر نڪرڻ بس جي چوٽي | نتيجو_a_width | 1-64 | جي چوٽي بيان ڪريو
نتيجو بس. |
| 'resultb' ٻاھر نڪرڻ بس جي چوٽي | نتيجو_b_width | 1-64 | نتيجو بي آئوٽ بس جي چوٽي بيان ڪريو. نتيجو صرف دستياب آهي جڏهن آپريشن_موڊ استعمال ڪندي m18×18_full. |
| ٻاھر نڪرندڙ رجسٽر استعمال ڪريو | output_clock | نه گھڙي 0 ڪلاڪ1 ڪلاڪ2 | چونڊيو گھڙي 0, گھڙي 1، يا گھڙي 2 انپٽ ڪلاڪ سگنل کي فعال ڪرڻ ۽ وضاحت ڪرڻ لاءِ نتيجو ۽ نتيجن جي ٻاھرين رجسٽرن لاءِ. |
Pre-adder Tab
| پيرا ميٽر | IP ٺاهيل پيٽرولر | قدر | وصف |
| 'ay' آپريشن جو ذريعو | operand_source_may | ان پٽ پريڊر | ay ان پٽ لاءِ آپريٽنگ ماخذ بيان ڪريو. چونڊيو اڳڀرائي ڪندڙ مٿين ملٽي پليئر لاءِ پري-ايڊر ماڊل کي فعال ڪرڻ لاءِ. ay لاءِ سيٽنگون ۽ operand source جي لحاظ کان ساڳيو هجڻ لازمي آهي. |
| 'ذريعي' آپريٽنگ ذريعو | operand_source_mby | ان پٽ پريڊر | ان پٽ لاءِ آپريٽنگ ماخذ بيان ڪريو. چونڊيو اڳڀرائي ڪندڙ هيٺان ملٽي پليئر لاءِ اڳي ايڊر ماڊل کي فعال ڪرڻ لاءِ. ay لاءِ سيٽنگون ۽ operand source جي لحاظ کان ساڳيو هجڻ لازمي آهي. |
| گھٽائڻ لاءِ اڳي شامل ڪرڻ وارو عمل سيٽ ڪريو | preadder_subtract_a | نه ها | چونڊيو ها مٿئين ملٽي پليئر لاءِ پري-adder ماڊل لاءِ ذيلي عمل جي وضاحت ڪرڻ لاءِ. مٿين ۽ هيٺان ملٽي پليئر لاءِ اڳي ايڊر سيٽنگون ساڳيون هجڻ گهرجن. |
| پري-adder b آپريشن کي گھٽائڻ لاءِ سيٽ ڪريو | preadder_subtract_b | نه ها | چونڊيو ها ھيٺئين ضرب لاءِ پري-adder ماڊل لاءِ گھٽائڻ واري عمل کي بيان ڪرڻ لاءِ. مٿين ۽ هيٺان ملٽي پليئر لاءِ اڳي ايڊر سيٽنگون ساڳيون هجڻ گهرجن. |
| ڊيٽا 'z' ترتيب | |||
| 'az' ان پٽ بس جي چوٽي | az_width | 1-26 | az ان پٽ بس جي چوٽي بيان ڪريو.(1) |
| ضمير جو ان پٽ 'az' رجسٽر ڪريو | az_clock | نه گھڙي 0 ڪلاڪ1 ڪلاڪ2 | چونڊيو گھڙي 0, گھڙي 1، يا گھڙي 2 az ان پٽ رجسٽرز لاءِ ان پٽ ڪلاڪ سگنل کي فعال ۽ بيان ڪرڻ لاءِ. ay ۽ az ان پٽ رجسٽرن لاءِ ڪلاڪ سيٽنگون ساڳيون هجڻ گهرجن. |
| 'bz' ان پٽ بس جي چوٽي | bz_width | 1-18 | bz ان پٽ بس جي چوٽي بيان ڪريو.(1) |
| رجسٽر ان پٽ 'bz' ضرب جي | bz_clock | نه گھڙي 0 ڪلاڪ1 ڪلاڪ2 | چونڊيو گھڙي 0, گھڙي 1، يا گھڙي 2 bz ان پٽ رجسٽرز لاءِ ان پٽ ڪلاڪ سگنل کي فعال ۽ بيان ڪرڻ لاءِ. by ۽ bz ان پٽ رجسٽرن لاءِ ڪلاڪ سيٽنگون ساڳيون هجڻ گهرجن. |
اندروني کوٽائي ٽيب
| پيرا ميٽر | IP ٺاهيل پيٽرولر | قدر | وصف |
| 'ax' آپريشن جو ذريعو | operand_source_max | ان پٽ ڪوف | ax ان پٽ بس لاءِ آپريٽنگ ماخذ بيان ڪريو. چونڊيو ڪوف مٿين ملٽي پليئر لاءِ اندروني کوٽائي ماڊل کي فعال ڪرڻ لاءِ.
چونڊيو نه لاءِ رجسٽر ان پٽ 'ax' ضرب جي جڏهن توهان اندروني کوٽائي خاصيت کي فعال ڪريو ٿا. |
| پيرا ميٽر | IP ٺاهيل پيٽرولر | قدر | وصف |
| ax and bx operand source لاءِ سيٽنگون ساڳيون ھجن. | |||
| 'bx' آپريٽنگ ذريعو | operand_source_mbx | ان پٽ ڪوف | bx ان پٽ بس لاءِ آپريٽنگ ماخذ بيان ڪريو. چونڊيو ڪوف مٿين ملٽي پليئر لاءِ اندروني کوٽائي ماڊل کي فعال ڪرڻ لاءِ.
چونڊيو نه لاءِ رجسٽر ان پٽ 'bx' ضرب جي جڏهن توهان اندروني کوٽائي خاصيت کي فعال ڪريو ٿا. ax and bx operand source لاءِ سيٽنگون ساڳيون ھجن. |
| 'coefsel' ان پٽ رجسٽر جي ترتيب | |||
| رجسٽر ان پٽ 'coefsela' ضرب جي | coef_sel_a_clock | نه گھڙي 0 ڪلاڪ1 ڪلاڪ2 | چونڊيو گھڙي 0, گھڙي 1، يا گھڙي 2 coefsela ان پٽ رجسٽرز لاءِ ان پٽ ڪلاڪ سگنل کي فعال ۽ بيان ڪرڻ لاءِ. |
| رجسٽر ان پٽ 'coefselb' ضرب جي | coef_sel_b_clock | نه گھڙي 0 ڪلاڪ1 ڪلاڪ2 | چونڊيو گھڙي 0, گھڙي 1، يا گھڙي 2 coefselb ان پٽ رجسٽرز لاءِ ان پٽ ڪلاڪ سگنل کي فعال ۽ بيان ڪرڻ لاءِ. |
| Coefficient Storage Configuration | |||
| coef_a_0-7 | coef_a_0-7 | عدد | ax ان پٽ بس لاءِ ڪوفيشيٽ ويلز بيان ڪريو.
18-bit آپريشن موڊ لاءِ، وڌ ۾ وڌ ان پٽ ويليو 218 - 1 آھي. 27-bit آپريشن لاءِ، وڌ ۾ وڌ قدر 227 - 1 آھي. |
| coef_b_0-7 | coef_b_0-7 | عدد | bx ان پٽ بس لاءِ ڪوئفيشنٽ ويلز بيان ڪريو. |
Accumulator/Output Cascade Tab
| پيرا ميٽر | IP ٺاهيل پيٽرولر | قدر | وصف |
| 'accumulate' پورٽ کي فعال ڪريو | enable_accumulate | نه ها | چونڊيو ها چالو ڪرڻ
جمع ڪرڻ وارو پورٽ. |
| 'negate' پورٽ کي فعال ڪريو | enable_negate | نه ها | چونڊيو ها چالو ڪرڻ
بندرگاهه کي رد ڪرڻ. |
| 'loadconst' پورٽ کي فعال ڪريو | enable_loadconst | نه ها | چونڊيو ها چالو ڪرڻ
loadconst پورٽ. |
| جمع ڪندڙ جو ان پٽ 'accumulate' رجسٽر ڪريو | accumulate_clock | نه گھڙي 0 ڪلاڪ1 ڪلاڪ2 | چونڊيو گھڙي 0 , گھڙي 1، يا گھڙي 2 ان پٽ رجسٽرز کي گڏ ڪرڻ لاءِ ان پٽ ڪلاڪ سگنل کي فعال ۽ بيان ڪرڻ لاءِ. |
| پيرا ميٽر | IP ٺاهيل پيٽرولر | قدر | وصف |
| جمع ڪندڙ جي ان پٽ 'loadconst' رجسٽر ڪريو | load_const_clock | نه گھڙي 0 ڪلاڪ1 ڪلاڪ2 | چونڊيو گھڙي 0, گھڙي 1، يا گھڙي 2 loadconst ان پٽ رجسٽرز لاءِ ان پٽ ڪلاڪ سگنل کي فعال ۽ بيان ڪرڻ لاءِ. |
| شامل ڪندڙ يونٽ جو ان پٽ 'نفي' رجسٽر ڪريو | negate_clock | نه گھڙي 0 ڪلاڪ1 ڪلاڪ2 | چونڊيو گھڙي 0, گھڙي 1، يا گھڙي 2 ناڪاري ان پٽ رجسٽرز لاءِ ان پٽ ڪلاڪ سگنل کي فعال ۽ بيان ڪرڻ لاءِ. |
| ڊبل جمع ڪندڙ کي فعال ڪريو | enable_double_accum | نه ها | چونڊيو ها ڊبل جمع ڪندڙ خصوصيت کي فعال ڪرڻ لاء. |
| اڳي مقرر مستقل جو قدر | load_const_value | 0 - 63 | اڳواٽ مقرر مسلسل قدر بيان ڪريو.
اهو قدر 2 ٿي سگهي ٿوN ڪٿي N اڳ ۾ مقرر مسلسل قدر آهي. |
| چانين پورٽ کي فعال ڪريو | استعمال_چيناڊر | نه ها | چونڊيو ها آئوٽ پٽ ڪاسڪيڊ ماڊل ۽ چينن ان پٽ بس کي فعال ڪرڻ لاءِ.
آئوٽ cascade خصوصيت ۾ سپورٽ نه ڪئي وئي آهي m18×18_full آپريشن موڊ. |
| زنجير پورٽ کي فعال ڪريو | gui_chainout_enable | نه ها | چونڊيو ها چين آئوٽ آئوٽ بس کي فعال ڪرڻ لاءِ. آئوٽ cascade خصوصيت ۾ سپورٽ نه ڪئي وئي آهي
m18×18_full آپريشن موڊ. |
پائپ لائننگ ٽيب
| پيرا ميٽر | IP ٺاهيل پيٽرولر | قدر | وصف |
| شامل ڪريو ان پٽ پائپ لائن رجسٽر ان پٽ ڊيٽا سگنل ۾ (x/y/z/coefsel) | input_pipeline_clock | نه گھڙي 0 ڪلاڪ1 ڪلاڪ2 | چونڊيو گھڙي 0, گھڙي 1، يا گھڙي 2 x، y، z، coefsela ۽ coefselb پائپ لائن ان پٽ رجسٽرز لاءِ ان پٽ ڪلاڪ سگنل کي فعال ۽ بيان ڪرڻ لاءِ. |
| شامل ڪريو ان پٽ پائپ لائن رجسٽر کي 'ذيلي' ڊيٽا سگنل ۾ | sub_pipeline_clock | نه گھڙي 0 ڪلاڪ1 ڪلاڪ2 | چونڊيو گھڙي 0, گھڙي 1، يا گھڙي 2 ذيلي پائپ لائن ان پٽ رجسٽر لاءِ ان پٽ ڪلاڪ سگنل کي فعال ۽ بيان ڪرڻ لاءِ. (2) |
| شامل ڪريو ان پٽ پائپ لائن رجسٽر کي 'accumulate' ڊيٽا سگنل ۾ | accum_pipeline_clock | نه گھڙي 0 ڪلاڪ1 ڪلاڪ2 | چونڊيو گھڙي 0, گھڙي 1، يا گھڙي 2 جمع پائپ لائن ان پٽ رجسٽر لاءِ ان پٽ ڪلاڪ سگنل کي فعال ۽ بيان ڪرڻ لاءِ.(2) |
| شامل ڪريو ان پٽ پائپ لائن رجسٽر کي 'loadconst' ڊيٽا سگنل ۾ | load_const_pipeline_clock | نه گھڙي 0 ڪلاڪ1 ڪلاڪ2 | چونڊيو گھڙي 0, گھڙي 1، يا گھڙي 2 loadconst پائپ لائن ان پٽ رجسٽر لاءِ ان پٽ ڪلاڪ سگنل کي فعال ۽ بيان ڪرڻ لاءِ.(2) |
| شامل ڪريو ان پٽ پائپ لائن رجسٽر کي 'نفي' ڊيٽا سگنل ۾ | negate_pipeline_clock | نه گھڙي 0 ڪلاڪ1 ڪلاڪ2 | چونڊيو گھڙي 0, گھڙي 1، يا گھڙي 2 نفي پائپ لائن ان پٽ رجسٽر لاءِ ان پٽ ڪلاڪ سگنل کي فعال ۽ بيان ڪرڻ لاءِ.(2) |
وڌ ۾ وڌ ان پٽ ڊيٽا جي چوٽي في آپريشن موڊ
توھان ترتيب ڏئي سگھوٿا ڊيٽا جي چوٽي کي x، y، ۽ z انپٽس لاءِ جيئن جدول ۾ بيان ڪيو ويو آھي.
متحرڪ ڪنٽرول سگنلن لاءِ سڀني پائپ لائن ان پٽ رجسٽرن کي ساڳي ڪلاڪ سيٽنگ هجڻ گهرجي.
| آپريشن موڊ | وڌ ۾ وڌ ان پٽ ڊيٽا جي چوٽي | |||||
| ax | ay | az | bx | by | bz | |
| پري-ايڊر يا اندروني کوٽائي کان سواءِ | ||||||
| m18×18_full | 18 (دستخط ٿيل)
18 (غير دستخط ٿيل) |
19 (دستخط ٿيل)
18 (غير دستخط ٿيل) |
استعمال نه ٿيو | 18 (دستخط ٿيل)
18 (غير دستخط ٿيل) |
19 (دستخط ٿيل)
18 (غير دستخط ٿيل) |
استعمال نه ٿيو |
| m18×18_sumof2 | ||||||
| m18×18_systolic | ||||||
| m18×18_plus36 | ||||||
| m27×27 | 27 (دستخط ٿيل)
27 (غير دستخط ٿيل) |
استعمال نه ٿيو | ||||
| صرف اڳواٽ اضافو خاصيت سان | ||||||
| m18×18_full | 18 (دستخط ٿيل)
18 (غير دستخط ٿيل) |
|||||
| m18×18_sumof2 | ||||||
| m18×18_systolic | ||||||
| m27×27 | 27 (دستخط ٿيل)
27 (غير دستخط ٿيل) |
26 (دستخط ٿيل)
26 (غير دستخط ٿيل) |
استعمال نه ٿيو | |||
| صرف اندروني کوٽائي خاصيت سان | ||||||
| m18×18_full | استعمال نه ٿيو | 19 (دستخط ٿيل)
18 (غير دستخط ٿيل) |
استعمال نه ٿيو | 19 (دستخط ٿيل)
18 (غير دستخط ٿيل) |
استعمال نه ٿيو | |
| m18×18_sumof2 | ||||||
| m18×18_systolic | ||||||
| m27×27 | 27 (دستخط ٿيل)
27 (غير دستخط ٿيل) |
استعمال نه ٿيو | ||||
فنڪشنل وضاحت
سائڪلون 10 GX اصلي فڪسڊ پوائنٽ DSP IP ڪور 2 آرڪيٽيڪچرن تي مشتمل آهي؛ 18 × 18 ضرب ۽ 27 × 27 ضرب. سائيڪلون 10 GX اصلي فڪسڊ پوائنٽ ڊي ايس پي IP ڪور جي هر انسٽيٽيشن صرف 1 مان 2 آرڪيٽيڪچرز جي چونڊيل آپريشنل موڊس تي منحصر ڪري ٿي. توھان چالو ڪري سگھوٿا اختياري ماڊلز کي پنھنجي ايپليڪيشن ۾.
لاڳاپيل معلومات
Intel Cyclone 10 GX Devices باب ۾ Variable Precision DSP بلاڪ، Intel Cyclone 10 GX Core Fabric and General Purpose I/OS Handbook.
آپريشنل موڊس
سائيڪلون 10 GX اصلي فڪسڊ پوائنٽ ڊي ايس پي IP ڪور 5 آپريشنل طريقن کي سپورٽ ڪري ٿو:
- 18 × 18 مڪمل موڊ
- 18 × 18 جو مجموعو 2 موڊ
- 18 × 18 پلس 36 موڊ
- 18 × 18 سسٽولڪ موڊ
- 27 × 27 موڊ
18 × 18 مڪمل موڊ
جڏهن 18 × 18 مڪمل موڊ جي طور تي ترتيب ڏني وئي، سائڪلون 10 GX اصلي فڪسڊ پوائنٽ ڊي ايس پي IP ڪور ٻن آزاد 18 (دستخط ٿيل / غير دستخط ٿيل) × 19 (دستخط ٿيل) يا 18 طور ڪم ڪري ٿو.
(دستخط ٿيل / غير دستخط ٿيل) × 18 (غير دستخط ٿيل) 37-بٽ آئوٽ سان ملائيندڙ. هي موڊ هيٺين مساواتن تي لاڳو ٿئي ٿو:
- نتيجو = ax * ay
- resultb = bx * by
18 × 18 مڪمل موڊ آرڪيٽيڪچر
18 × 18 جو مجموعو 2 موڊ
18 × 18 Sum of 2 موڊس ۾، Cyclone 10 GX Native Fixed Point DSP IP ڪور مٿيون ۽ ھيٺيون ملٽي پليئرز کي فعال ڪري ٿو ۽ 2 ملٽي پليئرز جي وچ ۾ اضافي يا گھٽتائي مان نتيجو پيدا ڪري ٿو. ذيلي متحرڪ ڪنٽرول سگنل اضافي يا ذيلي عمل کي انجام ڏيڻ لاء هڪ اضافو ڪنٽرول ڪري ٿو. سائڪلون 10 GX نيٽي فڪسڊ پوائنٽ ڊي ايس پي IP ڪور جي نتيجي ۾ آئوٽ پُٽ ويٿ 64 بِٽ تائين سپورٽ ڪري سگھي ٿي جڏهن توهان ايڪوميوليٽر/آئوٽ پٽ ڪاسڪيڊ کي فعال ڪريو ٿا. هي طريقو نتيجو جي مساوات تي لاڳو ٿئي ٿو = [±(ax * ay) + (bx * by)].
18 × 18 جو مجموعو 2 موڊ آرڪيٽيڪچر
18 × 18 پلس 36 موڊ
جڏهن 18 × 18 پلس 36 موڊ جي طور تي ترتيب ڏني وئي، سائڪلون 10 GX اصلي فڪسڊ پوائنٽ DSP IP ڪور صرف مٿين ضرب کي فعال ڪري ٿو. هي طريقو نتيجو جي مساوات تي لاڳو ٿئي ٿو = (ax * ay) + concatenate(bx[17:0]،by[17:0]).
18 × 18 پلس 36 موڊ آرڪيٽيڪچر
توھان کي ھيٺين ملٽي پليئرز y operand لاءِ نمائندگي جي فارميٽ کي سيٽ ڪرڻ گھرجي جنھن مھل ھن موڊ کي استعمال ڪيو وڃي. جڏهن ان پٽ بس هن موڊ ۾ 36-bit کان گهٽ آهي، توهان کي 36-bit ان پٽ کي ڀرڻ لاءِ ضروري سائن ٿيل ايڪسٽينشن مهيا ڪرڻ جي ضرورت پوندي.
36 × 18 پلس 18 موڊ ۾ 36-bit کان گھٽ آپرينڊ استعمال ڪرڻ
هن اڳوڻيample ڏيکاري ٿو سائڪلون 10 GX Native Fixed Point DSP IP ڪور کي 18 × 18 پلس 36 آپريشنل موڊ استعمال ڪرڻ لاءِ 12-bit آپرينڊ جي بدران 101010101010 (بائنري) جي دستخط ٿيل 36-bit ان پٽ ڊيٽا سان.
- ھيٺئين ضرب x اوپيرينڊ لاءِ نمائندگي جي شڪل کي سيٽ ڪريو: سائن ان ڪرڻ لاءِ.
- هيٺئين ضرب ڪندڙ y آپرينڊ لاءِ نمائندگي فارميٽ سيٽ ڪريو: غير دستخط ڪرڻ لاءِ.
- سيٽ ڪريو 'bx' ان پٽ بس جي ويڪر 18 تي.
- ان پٽ بس جي چوٽي کي 18 تائين سيٽ ڪريو.
- bx ان پٽ بس کي '111111111111111111' جو ڊيٽا مهيا ڪريو.
- ان پٽ بس ذريعي '111111101010101010' جي ڊيٽا مهيا ڪريو.
18 × 18 سسٽولڪ موڊ
18 × 18 سسٽولڪ آپريشنل موڊس ۾، سائڪلون 10 GX نيٽي فڪسڊ پوائنٽ ڊي ايس پي آئي پي ڪور مٿي ۽ هيٺان ملٽي پليئرز کي فعال ڪري ٿو، مٿين ملٽي پليئر لاءِ هڪ ان پٽ سسٽولڪ رجسٽر، ۽ زنجير ان پٽ سگنلز لاءِ هڪ زنجير سسٽولڪ رجسٽر. جڏهن توهان آئوٽ پُٽ ڪاسڪيڊ کي فعال ڪريو ٿا، هي موڊ 44 بِٽ جي نتيجي ۾ آئوٽ پُٽ ويڪر کي سپورٽ ڪري ٿو. جڏهن توهان آئوٽ پُٽ ڪاسڪيڊ کان سواءِ جمع ڪندڙ فيچر کي فعال ڪريو ٿا، توهان نتيجي جي آئوٽ پُٽ جي چوٽي کي 64 بِٽ تائين ترتيب ڏئي سگهو ٿا.
18 × 18 سسٽولڪ موڊ آرڪيٽيڪچر
27 × 27 موڊ
جڏهن 27 × 27 موڊس جي طور تي ترتيب ڏنل، سائڪلون 10 GX اصلي فڪسڊ پوائنٽ DSP IP ڪور هڪ 27 (سائن ٿيل/غير دستخط ٿيل) × 27 (دستخط ٿيل/غير دستخط ٿيل) ضرب کي فعال ڪري ٿو. آئوٽ پُٽ بس 64 بِٽ تائين سپورٽ ڪري سگھي ٿي جمع ڪندڙ/آئوٽ پُٽ ڪاسڪيڊ سان. هي طريقو نتيجو = ax * ay جي مساوات تي لاڳو ٿئي ٿو.
27 × 27 موڊ آرڪيٽيڪچر
اختياري ماڊلز
سائيڪلون 10 GX اصلي فڪسڊ پوائنٽ ڊي ايس پي IP ڪور ۾ موجود اختياري ماڊل آهن:
- ان پٽ cascade
- اڳڀرائي ڪندڙ
- اندروني کوٽائي
- Accumulator ۽ آئوٽ پٽ cascade
- پائپ لائن رجسٽر
ان پٽ Cascade
ان پٽ cascade خصوصيت ay تي ۽ ان پٽ بس ذريعي سپورٽ ڪئي وئي آهي. جڏھن توھان سيٽ ڪريو Enable input cascade for 'ay' ان پٽ لاءِ ها، سائڪلون 10 GX Native Fixed Point DSP IP ڪور ay ان پٽ بس جي بدران اسڪين ان پٽ سگنلن مان انپٽ وٺندو. جڏهن توهان سيٽ ڪريو ان پٽ ڪيسڪيڊ کي فعال ڪريو ان پٽ لاءِ 'بائي' ان پٽ لاءِ ها، سائڪلون 10 GX Native Fixed Point DSP IP ڪور ان پٽ بس مان انپٽ وٺندو بدران ان پٽ بس مان.
اها سفارش ڪئي وئي آهي ته ان پٽ رجسٽرز کي ay لاءِ ۽/يا جڏهن به انپٽ ڪاسڪيڊ کي فعال ڪيو وڃي ته ايپليڪيشن جي درستي لاءِ.
توھان ان پٽ رجسٽر ۽ آئوٽ پُٽ رجسٽر جي وچ ۾ دير جي ضرورت کي پورو ڪرڻ لاءِ دير جي رجسٽر کي فعال ڪري سگھو ٿا. ڪور ۾ 2 دير وارا رجسٽر آھن. مٿين دير جو رجسٽر استعمال ڪيو ويندو آهي ay يا اسڪين-ان ان پٽ بندرگاهن لاءِ جڏهن ته هيٺيون دير جو رجسٽر اسڪين آئوٽ آئوٽ پٽ بندرگاهن لاءِ استعمال ٿيندو آهي. اهي دير وارا رجسٽر 18 × 18 مڪمل موڊ، 18 × 18 2 موڊس، ۽ 18 × 18 سسٽولڪ موڊس ۾ سپورٽ ڪيا ويا آهن.
اڳواٽ جوڙيندڙ
اڳ-adder هيٺين ترتيبن ۾ ترتيب ڏئي سگهجي ٿو:
- ٻه آزاد 18-بٽ (دستخط ٿيل / اڻ دستخط ٿيل) اڳي شامل ڪندڙ.
- ھڪڙو 26-bit اڳوڻو اضافو.
جڏهن توهان 18 × 18 ضرب جي طريقن ۾ اڳ-ايڊر کي فعال ڪندا آهيو، ay ۽ az ان پٽ بس طور استعمال ڪيا ويندا آهن مٿين پري ايڊر لاءِ جڏهن ته by ۽ bz ان پٽ بس طور استعمال ٿيندا آهن هيٺئين پري ايڊر لاءِ. جڏهن توهان 27 × 27 ضرب واري موڊ ۾ اڳ-ايڊر کي فعال ڪريو ٿا، ay ۽ az اڳي شامل ڪرڻ لاءِ ان پٽ بس طور استعمال ٿيندا آهن. پري-ايڊر ٻنهي اضافو ۽ ذيلي عملن کي سپورٽ ڪري ٿو. جڏهن ساڳي ڊي ايس پي بلاڪ ۾ ٻئي اڳ-اضافه ڪندڙ استعمال ڪيا ويندا آهن، انهن کي لازمي طور تي ساڳيو آپريشن جو قسم حصيداري ڪرڻ گهرجي (يا اضافي يا ذيلي).
اندروني کوٽائي
اندروني کوٽائي 18-bit ۽ 27-bit موڊس ۾ ملٽي پليڪنڊز لاءِ اٺ مسلسل ڪوئفينٽس جي مدد ڪري سگھي ٿي. جڏهن توهان اندروني ڳنڍيندڙ خصوصيت کي چالو ڪندا آهيو، ٻه ان پٽ بسون ٺاهي وينديون آهن جن کي ڪنٽرول ملٽيپليڪسر جي چونڊ کي ڪنٽرول ڪرڻ لاءِ. coefsela ان پٽ بس کي استعمال ڪيو ويندو آھي اڳواٽ بيان ڪيل ڪوئفينٽس کي منتخب ڪرڻ لاءِ مٿئين ضرب لاءِ ۽ صلاح ان پٽ بس کي استعمال ڪيو ويندو آھي اڳواٽ بيان ڪيل ڪوئفينٽس کي منتخب ڪرڻ لاءِ ھيٺئين ضرب لاءِ.
اندروني گنجائش اسٽوريج متحرڪ طور تي ڪنٽرول قابل قدر قدرن جي حمايت نه ڪندو آهي ۽ اهڙي آپريشن کي انجام ڏيڻ لاء خارجي گنجائش اسٽوريج جي ضرورت هوندي آهي.
Accumulator ۽ آئوٽ پٽ Cascade
Accumulator module هيٺين عملن کي انجام ڏيڻ لاءِ چالو ڪري سگھجي ٿو:
- اضافو يا گھٽائڻ وارو عمل
- 2N جي مسلسل قيمت استعمال ڪندي باصلاحيت گولنگ آپريشن
- ٻٽي چينل جمع
متحرڪ طور تي جمع ڪندڙ جي اضافي يا گھٽائڻ واري عمل کي انجام ڏيڻ لاءِ، منفي ان پٽ سگنل کي ڪنٽرول ڪريو. باصلاحيت راؤنڊنگ آپريشن لاءِ، توھان وضاحت ڪري سگھوٿا ۽ لوڊ ڪري سگھو ٿا 2N جو اڳوڻو سيٽ ڪانسٽنٽ ان کان اڳ جو جمع ڪندڙ ماڊيول کي فعال ڪيو وڃي ھڪ انٽيجر کي پيراميٽر N قدر جي پريزيٽ ڪانسٽنٽ کي بيان ڪندي. انٽيجر N 64 کان گھٽ ھجڻ گھرجي. توھان متحرڪ طور تي loadconst سگنل کي ڪنٽرول ڪندي preset constant جي استعمال کي فعال يا غير فعال ڪري سگھو ٿا. توھان ھن آپريشن کي استعمال ڪري سگھوٿا گول قدر جي فعال ميڪنگ جي طور تي جمع ڪندڙ موٽڻ واري رستي ۾. لوڊ ٿيل قيمت ۽ جمع ٿيل سگنل استعمال گڏيل طور تي خاص آهي.
توھان ڊبل جمع ڪندڙ رجسٽر کي فعال ڪري سگھو ٿا پيراميٽر استعمال ڪندي ڊبل جمع ڪندڙ کي فعال ڪريو ڊبل جمع ڪرڻ لاءِ. جمع ڪندڙ ماڊل ڪيترن ئي ڊي ايس پي بلاڪ جي زنجير کي سپورٽ ڪري سگھي ٿو اضافي يا گھٽائڻ جي عملن لاءِ چيننگ ان پٽ پورٽ ۽ چين آئوٽ آئوٽ پورٽ کي چالو ڪندي. 18 × 18 سسٽولڪ موڊ ۾، صرف 44-bit زنجير ان پٽ بس ۽ زنجير آئوٽ آئوٽ بس استعمال ڪيو ويندو. جڏهن ته، ان پٽ بس ۾ سڀ 64-bit زنجير اڳئين ڊي ايس پي بلاڪ کان زنجير آئوٽ آئوٽ بس سان ڳنڍيل هجڻ گهرجن.
پائپ لائن رجسٽر
سائڪلون 10 GX اصلي فڪسڊ پوائنٽ DSP IP ڪور ھڪڙي سطح جي پائپ لائن رجسٽر کي سپورٽ ڪري ٿو. پائيپ لائين رجسٽر کي سپورٽ ڪري ٿو ٽي ڪلاڪ ذريعن تائين ۽ ھڪڙي غير مطابقت پڌري سگنل کي پائيپ لائين رجسٽر کي ري سيٽ ڪرڻ لاءِ. اتي پنج پائپ لائن رجسٽر آهن:
- ڊيٽا ان پٽ بس پائپ لائن رجسٽر
- ذيلي متحرڪ ڪنٽرول سگنل پائپ لائن رجسٽر
- متحرڪ ڪنٽرول سگنل پائپ لائن رجسٽر کي رد ڪريو
- متحرڪ ڪنٽرول سگنل پائپ لائن رجسٽر جمع ڪريو
- loadconst متحرڪ ڪنٽرول پائپ لائن رجسٽر
توھان چونڊي سگھوٿا چالو ڪرڻ لاءِ ھر ڊيٽا ان پٽ بس پائپ لائن رجسٽرز ۽ متحرڪ ڪنٽرول سگنل پائپ لائن رجسٽرڊ آزاديءَ سان. جڏهن ته، سڀني فعال ٿيل پائپ لائن رجسٽررن کي لازمي طور تي ساڳيو ڪلاڪ ذريعو استعمال ڪرڻ گهرجي.
ڪليڪنگ اسڪيم
سائڪلون 10 GX Native Fixed Point DSP IP ڪور ۾ ان پٽ، پائيپ لائين، ۽ آئوٽ پُٽ رجسٽرز ٽن گھڙين جا ذريعا/ قابل بنائي ٿو ۽ ٻه اسيئنڪرونس ڪليئرز. سڀ انپٽ رجسٽر استعمال ڪن ٿا aclr[0] ۽ سڀئي پائيپ لائين ۽ آئوٽ پُٽ رجسٽر استعمال ڪن ٿا aclr[1]. هر رجسٽر جو قسم ٽي ڪلاڪ ذريعن مان هڪ کي منتخب ڪري سگهي ٿو ۽ ڪلاڪ کي فعال سگنل. جڏهن توهان Cyclone 10 GX Native Fixed Point DSP IP ڪور کي 18 × 18 سسٽولڪ آپريشن موڊ تي ترتيب ڏيو ٿا، ته Intel Quartus Prime سافٽ ويئر ان پٽ سسٽولڪ رجسٽر ۽ زنجير سسٽولڪ رجسٽر ڪلاڪ سورس کي ان ئي ڪلاڪ سورس تي سيٽ ڪندو جيئن آئوٽ پُٽ رجسٽر اندروني طور تي.
جڏهن توهان ڊبل جمع ڪندڙ فيچر کي فعال ڪندا آهيو، انٽيل ڪوارٽس پرائم سافٽ ويئر ڊبل ايڪوميوليٽر رجسٽر ڪلاڪ سورس کي ساڳئي ڪلاڪ سورس تي سيٽ ڪندو جيئن آئوٽ پُٽ رجسٽر اندروني طور تي.
ڪلاڪنگ اسڪيم جون پابنديون
هي ٽيب ڏيکاري ٿو رڪاوٽون جيڪي توهان کي لازمي طور تي سڀني رجسٽرڊ ڪلاڪنگ اسڪيمن لاءِ لاڳو ڪرڻ گهرجن.
| حالت | پابندي |
| جڏهن اڳ-ايڊر فعال آهي | ay ۽ az ان پٽ رجسٽرن لاءِ ڪلاڪ جو ماخذ ساڳيو هجڻ لازمي آهي. |
| گھڙيءَ جو ماخذ by ۽ bz انپٽ رجسٽرن لاءِ ساڳيو ھئڻ گھرجي. | |
| جڏهن پائپ لائن رجسٽرز کي فعال ڪيو ويو آهي | گھڙيءَ جو ذريعو سڀني پائپ لائن رجسٽرن لاءِ ھڪڙو ئي ھجڻ گھرجي. |
| جڏهن ڪنهن به ان پٽ رجسٽرڊ متحرڪ ڪنٽرول سگنلن لاءِ | ذيلي، جمع، loadconst، ۽ negate لاءِ ان پٽ رجسٽرن لاءِ گھڙي جو ذريعو ساڳيو هجڻ گھرجي. |
سائيڪلون 10 GX اصلي فڪسڊ پوائنٽ DSP IP ڪور سگنل
هيٺ ڏنل انگ اکر ڏيکاري ٿو ان پٽ ۽ آئوٽ پٽ سگنلن جي سائڪلون 10 GX اصلي فڪسڊ پوائنٽ DSP IP ڪور.
سائيڪلون 10 GX اصلي فڪسڊ پوائنٽ DSP IP ڪور سگنل
ڊيٽا ان پٽ سگنل
| سگنل جو نالو | قسم | ويڪر | وصف |
| ڪهاڙو[] | ان پٽ | 27 | ان پٽ ڊيٽا بس کي مٿين ملٽي پليئر ڏانهن. |
| اي[] | ان پٽ | 27 | ان پٽ ڊيٽا بس کي مٿين ملٽي پليئر ڏانهن.
جڏهن پري-ايڊر کي فعال ڪيو ويندو آهي، اهي سگنل مٿين اڳ-ايڊر ڏانهن ان پٽ سگنل طور ڪم ڪيا ويندا آهن. |
| az[] | ان پٽ | 26 | اهي سگنل ان پٽ سگنل آهن جيڪي مٿين اڳوڻن کي شامل ڪن ٿا.
اهي سگنل صرف موجود آهن جڏهن اڳ-ايڊر فعال آهي. اهي سگنل موجود نه آهن ۾ m18×18_plus36 آپريشنل موڊ. |
| bx[] | ان پٽ | 18 | ان پٽ ڊيٽا بس کي ھيٺئين ضرب ۾.
اهي سگنل موجود نه آهن ۾ m27×27 آپريشنل موڊ. |
| پاران[] | ان پٽ | 19 | ان پٽ ڊيٽا بس کي ھيٺئين ضرب ۾.
جڏهن پري-ايڊر کي فعال ڪيو ويندو آهي، اهي سگنل ان پٽ سگنلن جي طور تي ڪم ڪن ٿا هيٺئين اڳي ايڊر ڏانهن. اهي سگنل موجود نه آهن ۾ m27×27 آپريشنل موڊ. |
| bz[] | ان پٽ | 18 | اهي سگنل ان پٽ سگنل آهن جيڪي هيٺئين پري ايڊر ڏانهن آهن. اهي سگنل صرف موجود آهن جڏهن اڳ-ايڊر فعال آهي. اهي سگنل موجود نه آهن ۾ m27×27 ۽ m18×18_plus36 آپريشنل طريقن. |
ڊيٽا آئوٽ پٽ سگنل
| سگنل جو نالو | قسم | ويڪر | وضاحت |
| نتيجو[] | ٻاھر | 64 | مٿين ضرب کان ٻاھر ڊيٽا بس.
اهي سگنل 37 بٽ تائين سپورٽ ڪن ٿا m18×18_full آپريشنل موڊ. |
| نتيجو[] | ٻاھر | 37 | ھيٺئين ضرب کان ٻاھر ڪڍڻ واري ڊيٽا بس.
اهي سگنل صرف ان ۾ موجود آهن m18×18_full آپريشنل موڊ. |
گھڙي، چالو، ۽ صاف سگنل
| سگنل جو نالو | قسم | ويڪر | وصف |
| clk[] | ان پٽ | 3 | سڀني رجسٽرن لاءِ گھڙي جا سگنل داخل ڪريو.
اهي ڪلاڪ جا سگنل صرف ان صورت ۾ موجود هوندا آهن جڏهن ڪو به ان پٽ رجسٽر، پائپ لائن رجسٽر، يا آئوٽ پُٽ رجسٽر مقرر ٿيل هجي. گھڙي 0, گھڙي 1، يا گھڙي 2. • clk[0] = گھڙي 0 • clk[1] = گھڙي 1 • clk[2] = گھڙي 2 |
| انا[] | ان پٽ | 3 | گھڙي clk لاءِ فعال [2:0]. هي سگنل فعال-هاءِ آهي.
• ena[0] لاءِ آهي گھڙي 0 • ena[1] لاءِ آهي گھڙي 1 • ena[2] لاءِ آهي گھڙي 2 |
| aclr[] | ان پٽ | 2 | سڀني رجسٽرن لاءِ هم وقت ساز صاف ان پٽ سگنل. هي سگنل فعال-هاءِ آهي.
استعمال ڪريو aclr[0] سڀني ان پٽ رجسٽر ۽ استعمال لاءِ aclr[1] سڀني پائپ لائن رجسٽرز ۽ آئوٽ پٽ رجسٽر لاءِ. ڊفالٽ طور، هي سگنل غير يقيني آهي. |
متحرڪ ڪنٽرول سگنل
| سگنل جو نالو | قسم | ويڪر | وصف |
| ذيلي | ان پٽ | 1 | مٿين ملٽي پليئر جي آئوٽ پٽ کي ھيٺئين ملٽي پليئر جي آئوٽ سان شامل ڪرڻ يا گھٽائڻ لاءِ ان پٽ سگنل.
• اضافي آپريشن جي وضاحت ڪرڻ لاء هن سگنل کي ختم ڪريو. • گھٽائڻ واري عمل کي بيان ڪرڻ لاءِ ھن سگنل کي زور ڏيو. ڊفالٽ طور، هي سگنل ختم ٿيل آهي. توھان رن-ٽائم دوران ھن سگنل کي اثبات يا رد ڪري سگھو ٿا.(3) |
| انڪار ڪرڻ | ان پٽ | 1 | زنجير سگنلن مان ڊيٽا سان گڏ مٿين ۽ هيٺيان ضربن جو مجموعو شامل ڪرڻ يا گھٽائڻ لاءِ ان پٽ سگنل.
• اضافي آپريشن جي وضاحت ڪرڻ لاء هن سگنل کي ختم ڪريو. • گھٽائڻ واري عمل کي بيان ڪرڻ لاءِ ھن سگنل کي زور ڏيو. ڊفالٽ طور، هي سگنل ختم ٿيل آهي. توھان رن-ٽائم دوران ھن سگنل کي اثبات يا رد ڪري سگھو ٿا.(3) |
| جمع ڪرڻ | ان پٽ | 1 | جمع ڪندڙ خصوصيت کي فعال يا غير فعال ڪرڻ لاءِ ان پٽ سگنل.
• جمع ڪندڙ خاصيت کي غير فعال ڪرڻ لاء هن سگنل کي ختم ڪريو. • جمع ڪندڙ خصوصيت کي فعال ڪرڻ لاءِ ھن سگنل کي زور ڏيو. ڊفالٽ طور، هي سگنل ختم ٿيل آهي. توھان رن-ٽائم دوران ھن سگنل کي اثبات يا رد ڪري سگھو ٿا.(3) |
| loadconst | ان پٽ | 1 | لوڊ مسلسل خصوصيت کي فعال يا غير فعال ڪرڻ لاء ان پٽ سگنل.
• لوڊ مسلسل خصوصيت کي غير فعال ڪرڻ لاء هن سگنل کي ختم ڪريو. • لوڊ مسلسل خصوصيت کي فعال ڪرڻ لاء هن سگنل کي زور ڏيو. ڊفالٽ طور، هي سگنل ختم ٿيل آهي. توھان رن-ٽائم دوران ھن سگنل کي اثبات يا رد ڪري سگھو ٿا.(3) |
اندروني کوٽائي سگنل
| سگنل جو نالو | قسم | ويڪر | وصف |
| coefsela[] | ان پٽ | 3 | مٿين ملٽي پليئر لاءِ استعمال ڪندڙ پاران بيان ڪيل 8 عددي قدرن لاءِ ان پٽ چونڊ سگنل. قابليت جا قدر اندروني ياداشت ۾ محفوظ ڪيا ويا آهن ۽ پيٽرولن طرفان بيان ڪيل آهن coef_a_0 جي طرف coef_a_7.
coefsela[2:0] = 000 حوالو coef_a_0 coefsela[2:0] = 001 حوالو coef_a_1 • coelsela [2:0] = 010 ڏانهن اشارو coef_a_2 • … وغيره وغيره. اهي سگنل صرف موجود آهن جڏهن اندروني کوٽائي خاصيت فعال آهي. |
| coefselb[] | ان پٽ | 3 | 8 عددي قدرن لاءِ ان پٽ چونڊ سگنل استعمال ڪندڙ پاران بيان ڪيل ھيٺئين ضرب لاءِ. قابليت جا قدر اندروني ياداشت ۾ محفوظ ڪيا ويا آهن ۽ پيٽرولن طرفان بيان ڪيل آهن coef_b_0 جي طرف coef_b_7.
coefselb[2:0] = 000 حوالو coef_b_0 coefselb[2:0] = 001 حوالو coef_b_1 coelselb[2:0] = 010 حوالو coef_b_2 • … وغيره وغيره. اهي سگنل صرف موجود آهن جڏهن اندروني کوٽائي خاصيت فعال آهي. |
Input Cascade سگنل
| سگنل جو نالو | قسم | ويڪر | وصف |
| اسڪين[] | ان پٽ | 27 | ان پٽ cascade ماڊل لاء ان پٽ ڊيٽا بس.
انهن سگنلن کي ڳنڍيو اڳئين ڊي ايس پي ڪور کان اسڪين آئوٽ سگنلن سان. |
| اسڪين آئوٽ[] | اوٽ | 27 | ان پٽ cascade ماڊل جي آئوٽ پٽ ڊيٽا بس.
انهن سگنلن کي ايندڙ ڊي ايس پي ڪور جي اسڪينن سگنلن سان ڳنڍيو. |
ٻاھر نڪرندڙ ڪيسڪيڊ سگنل
| سگنل جو نالو | قسم | ويڪر | وصف |
| زنجير[] | ان پٽ | 64 | ان پٽ ڊيٽا بس آئوٽ پٽ ڪاسڪيڊ ماڊل لاءِ.
هنن سگنلن کي اڳئين ڊي ايس پي ڪور کان زنجير سگنلن سان ڳنڍيو. |
| زنجير[] | ٻاھر | 64 | آئوٽ پٽ cascade ماڊل جي اوٽ ڊيٽا بس.
انهن سگنلن کي ايندڙ ڊي ايس پي ڪور جي زنجير سگنلن سان ڳنڍيو. |
سائيڪلون 10 GX اصلي فڪسڊ پوائنٽ DSP IP ڪور يوزر گائيڊ لاءِ دستاويز جي نظرثاني جي تاريخ
| تاريخ | نسخو | تبديليون |
| نومبر 2017 | 2017.11.06 | شروعاتي ڇڏڻ. |
Intel Corporation. سڀ حق محفوظ آهن. Intel، Intel لوگو، ۽ ٻيا Intel نشان آھن Intel Corporation يا ان جي ماتحت ادارن جا ٽريڊ مارڪ. Intel وارنٽي ڏئي ٿو ان جي FPGA ۽ سيمڪنڊڪٽر پروڊڪٽس جي ڪارڪردگي کي موجوده وضاحتن مطابق Intel جي معياري وارنٽي جي مطابق پر ڪنهن به وقت بغير اطلاع جي ڪنهن به پروڊڪٽس ۽ خدمتن ۾ تبديليون ڪرڻ جو حق محفوظ رکي ٿو. Intel هتي بيان ڪيل ڪنهن به معلومات، پراڊڪٽ، يا خدمت جي ايپليڪيشن يا استعمال مان پيدا ٿيندڙ ڪابه ذميواري يا ذميواري قبول نه ڪندو آهي سواءِ انٽيل طرفان لکڻ ۾ واضح طور تي اتفاق ڪيو ويو. Intel گراهڪن کي صلاح ڏني وئي آهي ته ڪنهن به شايع ٿيل معلومات تي ڀروسو ڪرڻ کان پهريان ۽ پروڊڪٽس يا خدمتن لاءِ آرڊر ڏيڻ کان پهريان ڊوائيس جي وضاحتن جو جديد نسخو حاصل ڪن.
ٻيا نالا ۽ برانڊ ٻين جي ملڪيت طور دعوي ڪري سگھن ٿا.
دستاويز / وسيلا
 |
Intel UG-20094 سائيڪلون 10 GX اصلي فڪسڊ پوائنٽ ڊي ايس پي IP ڪور [pdf] استعمال ڪندڙ ھدايت UG-20094 سائيڪلون 10 GX اصلي فڪسڊ پوائنٽ DSP IP ڪور، UG-20094، سائڪلون 10 GX اصلي فڪسڊ پوائنٽ DSP IP ڪور، اصلي فڪسڊ پوائنٽ DSP IP ڪور، فڪسڊ پوائنٽ DSP IP ڪور، DSP IP ڪور |
