PERANGKAT ANALOG MAX16132 Multi Voltage Supervisor dengan Panduan Pemilik FPGA Xilinx

Langkah 1: Identifikasi Keluarga FPGA Vol.tage Persyaratan
Lihat tabel di atas untuk menentukan volume intitage, vol bantutage, dan I/O voltagPersyaratan untuk keluarga FPGA Xilinx spesifik Anda.

Langkah 2: Pilih Multi-volt yang Sesuaitage Pengawas
Berdasarkan vol.tagPersyaratan FPGA Xilinx Anda, pilih ADI Multi-vol yang sesuaitage Nomor komponen Supervisor MAX16132.

Langkah 3: Instalasi dan Konfigurasi
Ikuti petunjuk instalasi yang diberikan bersama pengawas MAX16132 untuk memantau dan mempertahankan volume yang diperlukan.taguntuk FPGA Xilinx Anda.

Panduan Komponen Pelengkap Perangkat Pengawas untuk FPGA Xilinx

Desain FPGA modern memanfaatkan teknik fabrikasi canggih, memungkinkan geometri proses yang lebih kecil dan volume inti yang lebih rendah.tagNamun, tren ini memerlukan penggunaan beberapa vol.tagrel untuk mengakomodasi standar I/O lama. Untuk menjamin stabilitas sistem dan mencegah perilaku yang tidak diharapkan, masing-masing vol.tage rails memerlukan pengawasan khusus. Analog Devices menawarkan portofolio lengkap vol.tagSolusi pemantauan, yang mencakup berbagai macam, mulai dari saluran tunggal dasar hingga multi-volume yang kaya fiturtagpengawas yang membanggakan akurasi terdepan di industri (hingga ±0.3% di seluruh suhu). Inti, I/O, dan vol tambahantagPersyaratan untuk berbagai keluarga FPGA Xilinx® disajikan dalam tabel yang jelas dan mudah dirujuk.tagRentang tegangan biasanya berkisar dari 0.72 V hingga 1 V, sedangkan tegangan I/OtagLevel e dapat bervariasi antara 1 V dan 3.3 V.

MAX16161:
Pengawas Catu Daya nanoPower dengan Penyalaan Daya Bebas Gangguan dan Pengaturan Ulang Manual

MAX16193:
Sirkuit Pengawas Detektor Jendela Saluran Ganda Akurasi ±0.3%

LTC2963:
±0.5% Quad Supervisor yang Dapat Dikonfigurasi dengan Watchdog Timer

MAX16135:
±1% Vol Rendahtage, Quad-Voltage Pengawas Jendela

multi-voltage Supervisor dengan FPGA Xilinx

FPGA Xilinx

Bahasa Indonesia: Xilinx Bahasa Indonesia: FPGA Keluarga	Inti Jil.tage (V)	Bantu Jil.tage (V)	masukan/keluaran Jil.tage (V)
Virtex UltraScale+	0.85, 0.72, 0.90	1.8	Tanggal 1.0, 1.2, 1.35, 1.5, 1.8, 2.5, 3.3
Virtex UltraSkala	0.95, 1	1.8	Tanggal 1.0, 1.2, 1.35, 1.5, 1.8, 2.5, 3.3
Virteks 7	1, 0.90	1.8, 2.0	1.2, 1.35, 1.5, 1.8, 2.5, 3.3
Kintex UltraScale+	0.85, 0.72, 0.90	1.8	Tanggal 1.0, 1.2, 1.35, 1.5, 1.8, 2.5, 3.3
Skala Ultra Kintex	0.95, 0.90, 1.0	1.8	Tanggal 1.0, 1.2, 1.35, 1.5, 1.8, 2.5, 3.3
Kintex 7	1, 0.90, 0.95	1.8	1.2, 1.35, 1.5, 1.8, 2.5, 3.3
Artix Skala Ultra+	0.85, 0.72	1.8	Tanggal 1.0, 1.2, 1.35, 1.5, 1.8, 2.5, 3.3
Artix 7	1.0, 0.95, 0.90	1.8	1.2, 1.35, 1.5, 1.8, 2.5, 3.3
Skala Ultra Spartan+	0.85, 0.72, 0.90	1.8	Tanggal 1.0, 1.2, 1.35, 1.5, 1.8, 2.5, 3.3
Sederhana 7	1, 0.95	1.8	1.2, 1.35, 1.5, 1.8, 2.5, 3.3

ADI Multi-voltage Pengawas

Nomor of Jil.tages Dimonitor	Bagian Nomor	Jil.tages Dimonitor (V)	Ketepatan (%)
1	MAX16132	1.0 hingga 5.0	<1
1	MAX16161, MAX16162	1.7 hingga 4.85, 0.6 hingga 4.85	<1.5
2	MAX16193	0.6 hingga 0.9, 0.9 hingga 3.3	<0.3
3	MAX16134	5.0, 4.8, 4.5, 3.3, 3.0, Tahun 2.5, 1.8, 1.2, 1.16, 1.0	<1
4	LTC2962, LTC2963, LTC2964	5.0, 3.3, 2.5, 1.8, 1.5, 1.2, 1.0, 0.5V	<0.5
4	MAX16135	5.0, 4.8, 4.5, 3.3, 3.0, 2.5, 2.3, 1.8, 1.5, 1.36, 1.22, 1.2, 1.16, 1.0	<1
4	MAX16060	3.3, 2.5, 1.8, 0.62 (kata sifat)	<1
6	LTC2936	0.2 hingga 5.8 (Dapat diprogram)	<1

Jendela Voltage Pengawas

Jendela voltagPengawas digunakan untuk memastikan FPGA beroperasi dalam volume yang amantagRentang spesifikasi e. Mereka melakukan ini dengan memiliki undervoltagetage (UV) dan berlebihantagambang batas e (OV) dan menghasilkan sinyal keluaran reset jika melampaui jendela toleransi untuk menghindari kesalahan sistem dan mencegah kerusakan pada FPGA dan perangkat pemrosesan lainnya. Ada dua hal utama yang perlu dipertimbangkan saat memilih jendela voltage supervisor: Toleransi dan Akurasi Ambang Batas.
Toleransi adalah kisaran di sekitar nilai nominal yang dipantau yang menentukan batas kelebihantage dan undervoltagambang batas. Sementara, Akurasi Ambang Batas, biasanya dinyatakan dalam persentage, adalah derajat kesesuaian antara ambang batas aktual dengan ambang batas pengaturan ulang target.

Vol bawahtage dan overvoltagvariasi ambang batas dengan Akurasi Ambang Batas

Memilih Jendela Toleransi yang Tepat

Memilih pengawas jendela dengan toleransi yang sama dengan volume intitagPersyaratan ini dapat menyebabkan malfungsi karena akurasi ambang batas. Menetapkan toleransi yang sama dengan persyaratan operasi FPGA dapat memicu keluaran reset mendekati batas tegangan lebih maksimum.tagambang batas, OV_TH (maks), dan undervol minimumtagambang batas,d UV_TH (min). Gambar di bawah ini mengilustrasikan pengaturan toleransi (a) sama dengan vol intitagtoleransi e vs. (b) dalam inti voltage. toleransi.

Dampak Akurasi Ambang Batas
Bandingkan dua jendela voltagpengawas dengan akurasi ambang batas yang berbeda, memantau inti vol yang samatagrel pasokan. Pengawas dengan akurasi ambang batas yang lebih tinggi akan menyimpang lebih sedikit dari batas ambang batas dibandingkan dengan vol.tage supervisor dengan akurasi yang lebih rendah. Dengan memeriksa gambar di bawah, supervisor jendela dengan akurasi yang lebih rendah (a) menciptakan jendela catu daya yang sempit karena sinyal keluaran reset dapat menyatakan di mana saja dalam rentang pemantauan UV dan OV. Dalam aplikasi dengan regulasi catu daya yang tidak dapat diandalkan, hal ini dapat menimbulkan sistem yang lebih sensitif yang rentan terhadap osilasi. Di sisi lain, supervisor dengan akurasi ambang batas yang tinggi (memperluas rentang ini untuk menyediakan rentang operasi yang lebih aman untuk daya Anda, yang akan, kinerja keseluruhan.

Urutan Catu Daya

FPGA modern menggunakan beberapa voltagrel untuk kinerja optimal. Persyaratan urutan daya hidup dan mati yang ditetapkan sangat penting untuk keandalan FPGA. Urutan yang tidak tepat menimbulkan gangguan, kesalahan logika, dan bahkan kerusakan permanen pada komponen FPGA yang sensitif. Analog Devices menawarkan rangkaian lengkap rangkaian pengawasan/urutan yang dirancang khusus untuk mengatasi tantangan manajemen daya FPGA. Perangkat ini mengatur urutan daya hidup dan mati berbagai vol.tagrel e, menjamin bahwa setiap rel mencapai volume yang ditunjuktagtingkat e dalam r yang dibutuhkanamp waktu dan urutan. Solusi manajemen daya ini meminimalkan arus masuk, mencegah voltagkondisi undershoot/overshoot, dan pada akhirnya menjaga integritas desain FPGA Anda.

Solusi Pengawasan dan Pengurutan ADI

Nomor of Persediaan dipantau	Bagian Nomor	Pengoperasian Jarak	Ambang Ketepatan	Urutan	Pemrograman Metode	Kemasan
1: dapat diturunkan	MAX16895	1.5 hingga 5.5V	1%	Up	R, C	6 uDFN
1: dapat diturunkan	MAX16052, MAX16053	2.25 hingga 28V	1.8%	Up	R, C	6. SOT23
2: dapat diturunkan	MAX6819, MAX6820	0.9 hingga 5.5V	2.6%	Up	R, C	6. SOT23
2	MAX16041	2.2 hingga 28V	2.7% dan 1.5%	Up	R, C	16 TQFN
3	MAX16042					20 TQFN
4	MAX16043					24 TQFN
4: dapat diturunkan	MAX16165, MAX16166	2.7 hingga 16V	0.80%	Naik, Mundur - Matikan Daya	R, C	20 WLP, 20L TQFN
4: dapat diturunkan	MAX16050	2.7 hingga 16V	1.5%	Naik, Mundur - Matikan Daya	R, C	28 TQFN
5: dapat diturunkan	MAX16051	2.7 hingga 16V	1.5%	Naik, Mundur - Matikan Daya	R, C	28 TQFN
6: dapat diturunkan	LTC2937	4.5 hingga 16.5V	<1.5%	Dapat diprogram	I2C, SMBus	28 QFN
8	ADM1168	3 hingga 16V	<1%	Dapat diprogram	SMBus	32 LQFP
8	ADM1169	3 hingga 16V	<1%	Dapat diprogram	SMBus	32 LQFP, 40 LFCSP
10: dapat diturunkan (maksimal 4)	ADM1260	3 hingga 16V	<1%	Dapat diprogram	SMBus	40 LFCSP
12: dapat diturunkan	ADM1166	3 hingga 16V	<1%	Dapat diprogram	SMBus	40 LFCSP, 48 TQFP
17: dapat diturunkan	ADM1266	3 hingga 15V	<1%	Dapat diprogram	PMBus	64 LFCSP

MAX16165/MAX16166:
Sequencer dan Supervisor 4-Saluran yang Sangat Terintegrasi

Pengurutan Catu Daya yang memerlukan 8 Regulator Daya menggunakan MAX16165

Tanya Jawab Umum

T: Dapatkah saya menggunakan multi-volt yang berbeda?tage supervisor dengan FPGA Xilinx?
A: Disarankan untuk menggunakan ADI Multi-voltage yang ditentukantage Supervisor MAX16132 untuk kompatibilitas dan akurasi voltage pemantauan

Dokumen / Sumber Daya

PERANGKAT ANALOG MAX16132 Multi Voltage Supervisor dengan FPGA Xilinx [Bahasa Indonesia:] Panduan Pemilik
MAX16132, MAX16132 Multi Voltage Supervisor dengan FPGA Xilinx, Multi Voltage Supervisor dengan FPGA Xilinx, Supervisor dengan FPGA Xilinx, FPGA Xilinx

Referensi

Panduan Pengguna

PERANGKAT ANALOG MAX16132 Multi-Volumetage Supervisor dengan FPGA Xilinx

Spesifikasi Produk

Keluarga FPGA Xilinx Vol.tage Spesifikasi

Petunjuk Penggunaan Produk