MICROCHIP H.264 4K I-Frame Encoder IP Cores
Introduzione
H.264 hè un standard di cumpressione video populari per cumpressà un video digitale. Hè canusciutu macari comu MPEG-4 Part10 o Advanced Video Coding (MPEG-4 AVC). H.264 usa l'approcciu di bloccu per cumpressione un video induve a dimensione di u bloccu hè definitu cum'è 16 x 16 è tali bloccu hè chjamatu macroblocu. U standard di cumpressione sustene diversi profiles chì definiscenu u rapportu di cumpressione è a cumplessità di l'implementazione. I frames video per esse cumpressu sò trattati cum'è I-Frame, P-Frame è B-Frame. Un I-Frame hè un quadru intra-coded induve a compressione hè fatta usendu l'infurmazioni cuntenute in u quadru. Nisun altru frames sò nicissarii à decode u I-Frame. Un P-Frame hè cumpressu utilizendu i cambiamenti in quantu à un quadru precedente chì pò esse un I-Frame o un P-Frame. A cumpressione di B-Frame hè fatta usendu i cambiamenti di muvimentu in quantu à un quadru precedente è à un quadru prossimu. U prucessu di cumpressione I-Frame hà quattru stages-Intra prediction, Integer transformation, Quantization, and Entropy encoding. H.264 supporta dui tipi di codificazione-Codificazione di lunghezza variabile adattativa di u cuntestu (CAVLC) è codificazione aritmetica binaria adattativa di u cuntestu (CABAC). A versione attuale di l'IP implementa Baseline profile è usa CAVLC per a codificazione di entropia. Inoltre, l'IP supporta a codificazione di solu I-Frames finu à a risoluzione 4K.
Features
H.264 I-Frame Encoder supporta i seguenti funziunalità chjave:
- Implementa Cumpressione nantu à u Formatu Video YCbCr 420
- Aspetta l'Input in Format Video YCbCr 422
- Supporta 8 bit per ogni Componente (Y, Cb è Cr)
- Supporta ITU-T H.264 Annex B Compliant NAL byte Stream Output
- Funzionamentu Standalone, CPU, o Assistenza di Processor ùn hè micca necessariu
- Fattore di qualità QP configurabile da l'utente durante u tempu di esecuzione
- Computazione à a Rate di 1 pixel Per Clock
- Supporta a cumpressione finu à a risoluzione di 4K (3840 × 2160) 60 fps
- Latenza minima (252 μs per Full HD o 17 linee orizzontali)
- Supporta 2 è 4 fette
Famiglie sustegnu
U H.264 4K I-Frame Encoder supporta e seguenti famiglie:
- PolarFire® SoC FPGA
- PolarFire FPGA
Implementazione di hardware
A figura seguente mostra u schema di bloccu IP H.264 4K I-Frame Encoder.
Figura 1-1. H.264 4K I-Frame Encoder IP Block Diagram
Ingressi è Outputs
A tavula seguente lista i porti di input è output di H.264 4K I-Frame Encoder IP.
Table 1-1. Input è Output Ports di H.264 4K I-Frame Encoder IP
| Signal Name | Direzzione | Larghezza | Descrizzione |
| RESET_N | Input | 1 | Segnale di reset asincronu attivu-bassu à u disignu. |
| PIX_CLK_I | Input | 1 | Input clock cù quale pixel entranti sò sampguidatu. |
| DDR_CLK_I | Input | 1 | Clock da u controller di memoria DDR. |
| HRES_I | Input | 16 | Risoluzione horizontale di l'immagine di input. Deve esse multiple di 16. |
| VRES_I | Input | 16 | Risoluzione verticale di l'immagine di input. Deve esse multiple di 16. |
| QP_I | Input | 6 | Fattore di qualità per a quantizazione H.264. U valore varieghja da 0 à 51 induve 0 rapprisenta a più alta qualità è a compressione più bassa è 51 rapprisenta a cumpressione più alta. |
| DATA0_O | Output | 16 | H.264 Slice0 codificata data output chì cuntene unità NAL, Slice header, SPS, PPS, è i dati codificati di macroblocchi. |
| DATA_VALID0_O | Output | 1 | U signale chì denota i dati codificati Slice0 hè validu. |
| DATA1_O | Output | 16 | H.264 Slice1 codificata data output chì cuntene Slice header, è i dati codificati di macro blocchi. |
| DATA_VALID1_O | Output | 1 | U signale chì denota i dati codificati Slice1 hè validu. |
| DATA2_O | Output | 16 | H.264 Slice2 codificata data output chì cuntene Slice header, è i dati codificati di macro blocchi. |
| DATA_VALID2_O | Output | 1 | U signale chì denota i dati codificati Slice2 hè validu. |
| ………..cuntinuà | |||
| Signal Name | Direzzione | Larghezza | Descrizzione |
| DATA3_O | Output | 16 | H.264 Slice3 codificata data output chì cuntene Slice header, è i dati codificati di macro blocchi. |
| DATA_VALID3_O | Output | 1 | U signale chì denota i dati codificati Slice3 hè validu. |
| DDR_LINE_GAP_I | Input | 16 | Spaziu di linea trà e linee orizzontali di l'immagine di input in a memoria DDR. |
| FRAME_START_ADDR_I | Input | 7/8 | Indirizzu di buffer di frame DDR. 7 bits quandu u gap frame hè cunfiguratu per 32 MB. 8 bits quandu u gap frame hè cunfiguratu per 16 MB. |
| FRAME_END_O | Output | 1 | Fine di u flussu di bit H.264 per un quadru. |
| Leghjite i porti di l'interfaccia di l'arbitru di u Canale 0 | |||
| RDATA0_I | Input | Larghezza di dati di input | Leghjite i dati da l'arbitru |
| RVALID0_I | Input | 1 | Leghjite i dati validi da l'arbitru |
| ARREADY0_I | Input | 1 | Ricunniscenza di l'arbitru |
| BUSER0_I | Input | 1 | Leghjite cumpletu |
| ARADDR0_O | Output | 32 | L'indirizzu DDR da induve a lettura deve esse iniziata |
| ARVALID0_O | Output | 1 | Leghjite a dumanda à l'arbitru |
| ARSIZE0_O | Output | 8 | Leghjite a dimensione di u burst |
| Leghjite i porti di l'interfaccia di l'arbitru di u Canale 1 | |||
| RDATA1_I | Input | Larghezza di dati di input | Leghjite i dati da l'arbitru |
| RVALID1_I | Input | 1 | Leghjite i dati validi da l'arbitru |
| ARREADY1_I | Input | 1 | Ricunniscenza di l'arbitru |
| BUSER1_I | Input | 1 | Leghjite cumpletu |
| ARADDR1_O | Output | 32 | L'indirizzu DDR da induve a lettura deve esse iniziata |
| ARVALID1_O | Output | 1 | Leghjite a dumanda à l'arbitru |
| ARSIZE1_O | Output | 8 | Leghjite a dimensione di u burst |
| Leghjite i porti di l'interfaccia di l'arbitru di u Canale 2 | |||
| RDATA2_I | Input | Larghezza di dati di input | Leghjite i dati da l'arbitru |
| RVALID2_I | Input | 1 | Leghjite i dati validi da l'arbitru |
| ARREADY2_I | Input | 1 | Ricunniscenza di l'arbitru |
| BUSER2_I | Input | 1 | Leghjite cumpletu |
| ARADDR2_O | Output | 32 | L'indirizzu DDR da induve a lettura deve esse iniziata |
| ARVALID2_O | Output | 1 | Leghjite a dumanda à l'arbitru |
| ARSIZE2_O | Output | 8 | Leghjite a dimensione di u burst |
| Leghjite i porti di l'interfaccia di l'arbitru di u Canale 3 | |||
| RDATA3_I | Input | Larghezza di dati di input | Leghjite i dati da l'arbitru |
| RVALID3_I | Input | 1 | Leghjite i dati validi da l'arbitru |
| ………..cuntinuà | |||
| Signal Name | Direzzione | Larghezza | Descrizzione |
| ARREADY3_I | Input | 1 | Ricunniscenza di l'arbitru |
| BUSER3_I | Input | 1 | Leghjite cumpletu |
| ARADDR3_O | Output | 32 | L'indirizzu DDR da induve a lettura deve esse iniziata |
| ARVALID3_O | Output | 1 | Leghjite a dumanda à l'arbitru |
| ARSIZE3_O | Output | 8 | Leghjite a dimensione di u burst |
Parametri di cunfigurazione
A tavula seguente lista a descrizzione di i paràmetri di cunfigurazione generici utilizati in l'implementazione hardware di l'Encoder I-Frame H.264 4K, chì pò varià secondu i requisiti di l'applicazione.
Table 1-2. H.264 4K I-Frame Encoder Configuration Parameters
| Nome | Descrizzione |
| 16x16_DC_INTRA_PREDICTION | Opzione per Abilità a prediczione intra dc 16 x 16 cù a prediczione intra dc 4 x 4. |
| NUM_SLICES | Selezziunate 2 fette per sustene 4K à 30 fps. Selezziunate 4 fette per sustene 4K à 60 fps. |
| DDR_AXI_DATA_WIDTH | Selezziunate a larghezza di DATA di u canali di lettura, chì deve esse cunnessu à l'IP di l'arbitru video. |
| FRAME_GAP | Sceglite a dimensione di u buffer di frame. Per 4K sceglite 32 MB. |
Configuratore IP
A figura seguente mostra u configuratore IP H.264 4K I-Frame Encoder.
Figura 1-2. Configurazione IP
Implementazione Hardware di H.264 4K I-Frame Encoder IP
U H.264 4K I-Frame Encoder IP divide ogni quadru in 2/4 fette è codifica cù l'encoder di fette. A logica di lettura DDR aspetta i dati di frame in memoria DDR cum'è format YCbCr 422. A distanza di linea trà ogni linea horizontale di quadru in a memoria DDR deve esse specificata attraversu l'input DDR_LINE_GAP_I. L'IP usa 422 formati cum'è input è implementa cumpressione in 420 formati. L'output Slice0 cuntene ancu l'intestazione SPS è PPS. Tutti i slices bit stream hè furnitu separatamente. All slices bit stream combine together diventa u finale bit stream H.264. A figura seguente mostra u schema di bloccu IP di l'encoder I-Frame H.264 4K.
Figura 1-3. H.264 4K I-Frame Encoder IP Block Diagram
A figura seguente mostra u diagramma di bloccu di codificatore di slice.
Figura 1-4. Slice Encoder Block Diagram
Disegnu Descrizzione Slice Encoder
Questa sezione descrive i diversi moduli interni di u codificatore di slice.
16 x 16 Matrix Framer
Stu modulu frames i macroblocchi 16 x 16 per u cumpunente Y cum'è a specifica H.264. I buffer di linea sò usati per almacenà 16 linee orizontali di l'imagine di input, è una matrice 16 x 16 hè inquadrata cù i registri di shift.
8 x 8 Matrix Framer
Stu modulu frames i macroblocchi 8 x 8 per u cumpunente C cum'è l'specificazione H.264 per i formati 420. I buffer di linea sò usati per almacenà 8 linee orizontali di l'imagine di input, è una matrice 8 x 16 hè inquadrata cù i registri di shift. Da a matrice 8 x 16, i cumpunenti Cb è Cr sò siparati per quadru ogni matrice 8 x 8.
4 x 4 Matrix Framer
A trasformazione intera, a quantificazione è a codificazione CAVLC operanu nantu à un subbloccu 4 x 4 in un macrobloccu. U framer di matrice 4 x 4 genera un sub-bloccu 4 x 4 da un macroblock 16 x 16 o 8 x 8. Stu generatore di matrice attraversa tutti i sub-blocchi di un macroblock prima di andà à u prossimu macroblock.
Previsione intra
H.264 usa diversi modi di intra-predizione per riduce l'infurmazioni in un bloccu 4 x 4. U bloccu intra-prediction in l'IP usa solu 4 x 4 o 16 x 16 DC prediction. 16 x 16 hè utilizatu per i valori QP più di 35 se a prediczione intra-DC 16 x 16 hè attivata in u configuratore IP. U cumpunente DC hè calculatu da a cima adiacente è manca 4 x 4 o 16 x 16 blocchi.
Trasformazione Integer
H.264 usa a trasformazione di u cosenu discretu integer induve i coefficienti sò distribuiti in a matrice di trasformazione intera è a matrice di quantizazione in modu chì ùn ci sò micca multiplicazioni o divisioni in a trasformazione intera. A trasformazione intera stage implementa a trasfurmazioni usendu shift and add operations.
Quantization
A quantizazione multiplica ogni output di a trasformazione intera cù un valore di quantizazione predeterminatu definitu da u valore di input di l'utente QP. A gamma di u valore QP hè da 0 à 51. Qualchese valore più di 51 hè clamped à 51. Un valore QP più bassu denota una compressione più bassa è una qualità più alta è vice versa.
CAVLC
H.264 usa dui tipi di codificazione d'entropia - Codificazione di lunghezza variabile adattativa di u cuntestu (CAVLC) è codificazione aritmetica binaria adattativa di u cuntestu (CABAC). L'IP usa CAVLC per codificà l'output quantized.
Generatore di header
U bloccu generatore di l'intestazione genera l'intestazione di bloccu, l'intestazione di slice, u set di parametri di sequenza (SPS), u set di parametri di l'imaghjini (PPS) è l'unità di astrazione di rete (NAL) secondu l'istanza di u quadru video.
H.264 Stream Generator
U bloccu di u generatore di flussu H.264 combina l'output CAVLC cù l'intestazione per creà l'output codificatu in u formatu standard H.264.
banc d'essai
Testbench hè furnitu per verificà a funziunalità di H.264 4K I-Frame Encoder IP.
Simulazione
A simulazione usa una maghjina 432 x 240 in u formatu YCbCr422 rapprisintatu da dui files, ognunu per Y è C cum'è input è genera un H.264 cù 4 fette file formatu chì cuntene dui frames.
I seguenti passi descrizanu cumu simulà u core cù u testbench:
- Andà à Libero® SoC Catalog > View > Windows> Catalogu, è poi espansione Soluzioni-Video. Cliccate doppiu H264_4K_Iframe_Encoder, è dopu cliccate OK. H264_4K_Iframe-Encoder IP appare nantu à a tela SmartDesign.
Figura 2-1. H.264 4K I-Frame Encoder IP Core in Libero® SoC Catalog
- Andà à u Files tab è selezziunate simulazione> Import Files.
Figura 2-2. Importà Files
- Importà u H264_sim_data_in_y.txt, H264_sim_data_in_c.txt, è H264_refOut.txt files da u percorsu seguente: ..\ \component\Microsemi\SolutionCore\H264_4K_Iframe_Encoder\ \ Stimulu.
- Per impurtà un altru file, cercate u cartulare chì cuntene i necessarii file, è cliccate Apri. L'impurtatu file hè listatu sottu simulazione, vede a figura seguente.
Figura 2-3. Impurtatu Files
- Andate à a tabulazione di Design Hierarchy è cliccate right on H264_4K_Iframe_Enc_C0 è selezziunate Set As Root. Figura 2-4. Set As Root
- Andà à a tabulazione Stimulus Hierarchy è selezziunate H264_4K_Iframe_Encoder_tb (H264_4K_Iframe_Encoder_tb. v)> Simulate Pre-Synth Design> Open Interactively. L'IP hè simulatu per dui frames. Figura 2-5. Simulazione di Disegnu di Pre-Sintesi
- ModelSim si apre cù u testbench file cum'è mostra in a figura seguente.
Figura 2-6. Finestra di simulazione ModelSim
Impurtante: Se a simulazione hè interrotta per via di u limitu di runtime specificatu in u .do file, Aduprate u cumandimu run -all per compie a simulazione.
Licenza
- H.264 4K I-Frame Encoder IP hè furnitu solu in forma criptata sottu licenza.
- U codice fonte RTL criptatu hè chjusu di licenza, deve esse acquistatu separatamente. Pudete fà simulazione, sintesi, layout, è prugramma u siliciu Field Programmable Gate Array (FPGA) utilizendu a suite di design Libero.
- A licenza di valutazione hè furnita gratuitamente per verificà e funziunalità H.264 Encoder. A licenza di valutazione scade dopu à una ora di usu nantu à u hardware.
Istruzzioni di stallazione
- U core deve esse installatu in u software Libero SoC. Hè fattu automaticamente attraversu a funzione d'aghjurnamentu di u catalogu in
- U software Libero SoC, o CPZ file pò esse aghjuntu manualmente utilizendu a funzione di catalogu Add Core. Quandu u CPZ file hè stallatu in Libero, u core pò esse cunfiguratu, generatu è instantiatu in SmartDesign per l'inclusione in u prughjettu Libero.
- Per più struzzioni nantu à l'installazione core, a licenza è l'usu generale, vede l'aiutu in linea di Libero SoC.
A tavula seguente lista l'utilizazione di risorse di asample H.264 4K I-Frame Encoder IP design made for PolarFire FPGA (MPF300TS-1FCG1152I package) è genera dati compressi cù 4:2:2 sampling di dati input.
Table 5-1. Utilizazione di risorse di l'IP H.264 4K I-Frame Encoder
| Elementu | 4 fette | 2 fette |
| 4LUT | 73588 | 37017 |
| DFF | 67543 | 33839 |
| LSRAM | 592 | 296 |
| µSRAM | 84 | 42 |
| Blocchi di matematica | 89 | 45 |
| Interfaccia LUT a 4 ingressi | 25524 | 12780 |
| Interfaccia DFF | 25524 | 12780 |
Storia di rivisione
A tabella di storia di rivisione descrive i cambiamenti chì sò stati implementati in u documentu. I cambiamenti sò listati per rivisione, cuminciendu cù a publicazione più attuale.
Table 6-1. Storia di rivisione
| Revisione | Data | Descrizzione |
| A | 01/2023 | Liberazione iniziale. |
Supportu Microchip FPGA
U gruppu di prudutti Microchip FPGA sustene i so prudutti cù diversi servizii di supportu, cumpresu u serviziu di u cliente, u centru di supportu tecnicu di u cliente, un websitu, è uffizii di vendita in u mondu. I clienti sò suggeriti à visità e risorse in linea di Microchip prima di cuntattà l'assistenza postu chì hè assai prubabile chì e so dumande sò digià rispostu. Cuntattate u Centru di Assistenza Tecnica attraversu u websitu à www.microchip.com/support. Mencione u numeru di parte di u dispositivu FPGA, selezziunate a categuria di casu adattata è carica u disignu files mentre crea un casu di supportu tecnicu. Cuntattate u Serviziu Clienti per un supportu di produttu micca tecnicu, cum'è u prezzu di u produttu, l'aghjurnamenti di u produttu, l'infurmazioni di l'aghjurnamentu, u statu di l'ordine è l'autorizazione.
- Da l'America di u Nordu, chjamate 800.262.1060
- Da u restu di u mondu, chjamate 650.318.4460
- Fax, da ogni locu in u mondu, 650.318.8044
Infurmazioni Microchip
U Microchip Websitu
Microchip furnisce supportu in linea via u nostru websitu à www.microchip.com/. Questu website hè usatu per fà files è l'infurmazioni facilmente dispunibili à i clienti. Alcune di u cuntenutu dispunibule include:
- Supportu di produttu - Schede tecniche è errata, note d'applicazione è sampi prugrammi, risorse di cuncepimentu, guide d'utilizatori è documenti di supportu hardware, l'ultime versioni di u software è u software archiviatu
- Assistenza tecnica generale - Domande Frequenti (FAQs), richieste di supportu tecnicu, gruppi di discussione in linea, lista di membri di u prugramma di partner di design Microchip
- Affari di Microchip - Selettore di prudutti è guide d'ordine, l'ultimi comunicati di stampa Microchip, u listinu di seminarii è avvenimenti, liste di uffizii di vendita di Microchip, distributori è rapprisentanti di fabbrica
Serviziu di Notificazione di Cambiamentu di Produttu
U serviziu di notificazione di cambiamentu di produttu di Microchip aiuta à mantene i clienti attuali nantu à i prudutti Microchip. L'abbonati riceveranu una notificazione per email ogni volta chì ci sò cambiamenti, aghjurnamenti, rivisioni, o errata ligati à una famiglia di prudutti specifica o strumentu di sviluppu d'interessu.
Per registrà, andate à www.microchip.com/pcn. è seguitate l'istruzzioni di registrazione.
Assistenza Clienti
L'utilizatori di i prudutti Microchip ponu riceve assistenza attraversu parechji canali:
- Distributore o Rappresentante
- Uffiziu di Vendita Locale
- Ingegnere di soluzioni integrate (ESE)
- Assistenza tecnica
I clienti anu da cuntattà u so distributore, rappresentante o ESE per supportu. L'uffizii di vendita lucali sò ancu dispunibili per aiutà i clienti. Una lista di l'uffizii di vendita è i lochi hè inclusa in stu documentu.
U supportu tecnicu hè dispunibule attraversu u websitu à: www.microchip.com/support.
Funzione di prutezzione di codice di i dispositi Microchip
Nota i seguenti dettagli di a funzione di prutezzione di codice nantu à i prudutti Microchip:
- I prudutti Microchip rispondenu à e specificazioni cuntenute in a so specifica Scheda di Dati Microchip.
- Microchip crede chì a so famiglia di prudutti hè sicura quandu s'utilice in a manera prevista, in e specificazioni operative, è in cundizioni normali.
- Microchip valorizza è prutegge in modu aggressivu i so diritti di pruprietà intellettuale. I tentativi di violazione di e funzioni di prutezzione di u codice di u produttu Microchip sò strettamente pruibiti è ponu violà a Digital Millennium Copyright Act.
- Nè Microchip nè un altru fabricatore di semiconductor pò guarantisci a sicurità di u so codice. A prutezzione di u codice ùn significa micca chì guarantimu chì u pruduttu hè "unbreakable".
- A prutezzione di u codice hè in constante evoluzione. Microchip hè impegnatu à migliurà continuamente e funzioni di prutezzione di codice di i nostri prudutti.
Avvisu Legale
Questa publicazione è l'infurmazioni quì ponu esse aduprate solu cù i prudutti Microchip, cumpresu per cuncepisce, pruvà è integrà i prudutti Microchip cù a vostra applicazione. L'usu di sta infurmazione in ogni altra manera viola questi termini. L'infurmazioni riguardanti l'applicazioni di u dispositivu sò furnite solu per a vostra comodità è ponu esse rimpiazzate da l'aghjurnamenti. Hè a vostra rispunsabilità per assicurà chì a vostra applicazione risponde à e vostre specificazioni. Cuntattate u vostru uffiziu di vendita Microchip locale per supportu supplementu o, uttene supportu supplementu à www.microchip.com/en-us/support/design-help/client-support-services. QUESTA INFORMAZIONE hè furnita da u microchip "AS IS". MICROCHIP NON FACCIA RIPRESENTAZIONI O GARANZIE DI ALCUNA TIPI, SIA ESPRESSA O IMPLICITA, SCRITTA O ORALE, STATUTARIA O ALTRE, RELATIVA A L'INFORMAZIONI INCLUDE, MA NON LIMITATE A ALCUNA GARANZIA IMPLICITA DI NON VIOLAZIONE, POSSIBILITÀ E GARANTIA DI MERCANCIA, GARANTIA E GARANTIA RELATATI À A SO CONDIZIONE, QUALITÀ, O PRESTAZIONI. IN NESSUN CASU MICROCHIP SERA RESPONSABILE PER QUALSIASI PERDITA INDIRETTA, SPECIALE, PUNITIVE, INCIDENTALE, O CONSEGUENTE, DANNI, COSTO, O SPESE DI QUALUNQUE TIPI RELATATI À L'INFORMAZIONI O U U U U U SO, IN QUANTO CAUSATE, ANCHE QUANTO ESE ADVERTIMENTO. A POSSIBILITÀ O I DANNI SONT PREVISIBLES. À LA MESSA ALTERNATA PERMISSATA DA LEGGE, A RESPONSABILITÀ TOTALE DI MICROCHIP PER TUTTE LE RECLAMAZIONI IN QUALSIA MANIERA RELATATA À L'INFORMAZIONI O U U SO USU NON SUPERARÀ L'IMPORTU DI TARIFFE, SE CUALQUIE, CHE AVRAI PAGATA DIRETTAMENTE À MICROCHIP PER L'INFORMAZIONI. L'usu di i dispositi Microchip in l'applicazioni di supportu di vita è / o di sicurezza hè interamente à u risicu di u cumpratore, è u cumpratore accetta di difende, indemnizà è mantene innocu Microchip da qualsiasi danni, rivendicazioni, vestiti, o spese risultanti da tali usu. Nisuna licenza hè trasmessa, implicitamente o altrimenti, sottu à alcunu diritti di pruprietà intellettuale di Microchip, salvu s'ellu ùn hè micca dichjaratu altrimenti.
Marchi
U nome è u logu Microchip, u logu Microchip, Adaptec, AVR, logo AVR, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStyluuchs, MediaLB, megaAVR, Microsemi, Logo Microsemi, MOST, MOST logo, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 logo, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST Logo, SuperFlash, Symmetricom , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron è XMEGA sò marchi registrati di Microchip Technology Incorporated in i Stati Uniti è in altri paesi. AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed Control, HyperLight Load, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus logo, Quiet- Wire, SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime è ZL sò marchi registrati di Microchip Technology Incorporated in USA Adjacent Key Suppression, AKS, Analog-for-the-Digital Age, Any Capacitor, AnyIn, AnyOut, Augmented Switching , BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Dynamic Average Matching, DAM, ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, In-Programming, CIRCUIT, In-, NICP Parallelamentu Intelligente, IntelliMOS, Connettività Inter-Chip, JitterBlocker, Knob-on-Display, KoD, maxCrypto, maxView, membrana, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, MultiTRAK, NetDetach, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL ICE, Ripple Blocker, RTAX , RTG4, SAM ICE, Serial Quad I/O, mappa semplice, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, Trusted Time, TSHARC, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect è ZENA sò marchi di Microchip Technology Incorporated in i Stati Uniti è in altri paesi. SQTP hè una marca di serviziu di Microchip Technology Incorporated in i Stati Uniti U logu Adaptec, Frequency on Demand, Silicon Storage Technology è Symmcom sò marchi registrati di Microchip Technology Inc. in altri paesi. GestIC hè una marca registrata di Microchip Technology Germany II GmbH & Co. KG, una filiale di Microchip Technology Inc., in altri paesi. Tutti l'altri marchi citati quì sò a pruprietà di e so cumpagnie rispettive. © 2023, Microchip Technology Incorporated è e so filiali. Tutti i diritti riservati. ISBN : 978-1-6683-1888-1
Sistema di Gestione di Qualità
Per infurmazione nantu à i Sistemi di Gestione di Qualità di Microchip, visitate www.microchip.com/quality.
Vendite è serviziu in u mondu sanu
AMERICA
Uffiziu Corporate
- 2355 West Chandler Blvd.
- Chandler, AZ 85224-6199
- Tel: 480-792-7200
- Fax: 480-792-7277
- Assistenza tecnica: www.microchip.com/support.
- Web Indirizzu: www.microchip.com.
Atlanta
- Duluth, GA
- Tel: 678-957-9614
- Fax: 678-957-1455
Austin, TX
- Tel: 512-257-3370
Boston
- Westborough, MA
- Tel: 774-760-0087
- Fax: 774-760-0088
Chicago
- Itasca, IL
- Tel: 630-285-0071
- Fax: 630-285-0075
Dallas
- Addison, TX
- Tel: 972-818-7423
- Fax: 972-818-2924
Detroit
- Novi, MI
- Tel: 248-848-4000
Houston, TX
- Tel: 281-894-5983
Indianapolis
- Noblesville, IN
- Tel: 317-773-8323
- Fax: 317-773-5453
- Tel: 317-536-2380
Los Angeles
- Mission Viejo, CA
- Tel: 949-462-9523
- Fax: 949-462-9608
- Tel: 951-273-7800
Raleigh, NC
- Tel: 919-844-7510
New York, NY
- Tel: 631-435-6000
San Jose, CA
- Tel: 408-735-9110
- Tel: 408-436-4270
Canada - Toronto
- Tel: 905-695-1980
- Fax: 905-695-2078
ASIA / PACIFIC
- Australia - Sydney
- Tel: 61-2-9868-6733
- Cina - Pechino
- Tel: 86-10-8569-7000
- Cina - Chengdu
- Tel: 86-28-8665-5511
- Cina - Chongqing
- Tel: 86-23-8980-9588
- Cina - Dongguan
- Tel: 86-769-8702-9880
- Cina - Guangzhou
- Tel: 86-20-8755-8029
- Cina - Hangzhou
- Tel: 86-571-8792-8115
- Cina - Hong Kong SAR
- Tel: 852-2943-5100
- Cina - Nanjing
- Tel: 86-25-8473-2460
- Cina - Qingdao
- Tel: 86-532-8502-7355
- Cina - Shanghai
- Tel: 86-21-3326-8000
- Cina - Shenyang
- Tel: 86-24-2334-2829
- Cina - Shenzhen
- Tel: 86-755-8864-2200
- Cina - Suzhou
- Tel: 86-186-6233-1526
- Cina - Wuhan
- Tel: 86-27-5980-5300
- Cina - Xian
- Tel: 86-29-8833-7252
- Cina - Xiamen
- Tel: 86-592-2388138
- Cina - Zhuhai
- Tel: 86-756-3210040
© 2023 Microchip Technology Inc. è e so filiali DS50003486A-
Documenti / Risorse
 |
MICROCHIP H.264 4K I-Frame Encoder IP Cores [pdfGuida di l'utente Nuclei IP di codificatore I-Frame H.264 4K, nuclei IP di codificatore I-Frame H.264 4K, nuclei IP di codificatore, nuclei IP |
