Núcleos IP de codificador I-Frame MICROCHIP H.264 4K
Introdución
H.264 é un estándar de compresión de vídeo popular para comprimir un vídeo dixital. Tamén se coñece como MPEG-4 Part10 ou Advanced Video Coding (MPEG-4 AVC). H.264 usa o enfoque por bloques para comprimir un vídeo onde o tamaño do bloque se define como 16 x 16 e ese bloque denomínase bloque macro. O estándar de compresión admite varios profiles que definen a relación de compresión e a complexidade da implementación. Os fotogramas de vídeo que se van comprimir trátanse como I-Frame, P-Frame e B-Frame. Un I-Frame é un marco intracodificado onde a compresión realízase utilizando a información contida no marco. Non se necesitan outros fotogramas para decodificar o I-Frame. Un P-Frame comprimese usando os cambios con respecto a un cadro anterior que pode ser un I-Frame ou un P-Frame. A compresión de B-Frame realízase usando os cambios de movemento con respecto tanto a un fotograma anterior como a un próximo. O proceso de compresión I-Frame ten catro stages: predición intra, transformación de enteiros, cuantización e codificación de entropía. H.264 admite dous tipos de codificación: a codificación de lonxitude variable adaptable ao contexto (CAVLC) e a codificación aritmética binaria adaptada ao contexto (CABAC). A versión actual do IP implementa Baseline profile e usa CAVLC para a codificación de entropía. Ademais, a IP só admite a codificación de I-Frames ata unha resolución de 4K.
Características
O codificador I-Frame H.264 admite a seguinte función clave:
- Implementa a compresión no formato de vídeo YCbCr 420
- Espera a entrada en formato de vídeo YCbCr 422
- Admite 8 bits para cada compoñente (Y, Cb e Cr)
- Soporta ITU-T H.264 Anexo B Compliant NAL byte Stream Output
- Funcionamento autónomo, CPU ou asistencia de procesador non necesaria
- Factor de calidade configurable polo usuario QP durante o tempo de execución
- Cálculo á velocidade de 1 píxel por reloxo
- Admite compresión de ata resolución de 4K (3840 × 2160) 60 fps
- Latencia mínima (252 μs para Full HD ou 17 liñas horizontais)
- Admite 2 e 4 porcións
Familias apoiadas
O codificador I-Frame H.264 4K admite as seguintes familias:
- PolarFire® SoC FPGA
- PolarFire FPGA
Implementación de hardware
A seguinte figura mostra o diagrama de bloques IP do codificador I-Frame H.264 4K.
Figura 1-1. Diagrama de bloques IP do codificador I-Frame H.264 4K
Entradas e Saídas
A seguinte táboa enumera os portos de entrada e saída do codificador IP H.264 4K I-Frame.
Táboa 1-1. Portos de entrada e saída do codificador IP H.264 4K I-Frame
| Nome do sinal | Dirección | Anchura | Descrición |
| RESET_N | Entrada | 1 | Sinal de reinicio asíncrono activo-baixo para o deseño. |
| PIX_CLK_I | Entrada | 1 | Reloxo de entrada co que os píxeles entrantes son sampLED. |
| DDR_CLK_I | Entrada | 1 | Reloxo do controlador de memoria DDR. |
| HRES_I | Entrada | 16 | Resolución horizontal da imaxe de entrada. Debe ser múltiplo de 16. |
| VRES_I | Entrada | 16 | Resolución vertical da imaxe de entrada. Debe ser múltiplo de 16. |
| QP_I | Entrada | 6 | Factor de calidade para a cuantificación H.264. O valor varía de 0 a 51 onde 0 representa a calidade máis alta e a compresión máis baixa e 51 representa a compresión máis alta. |
| DATOS0_O | Saída | 16 | Saída de datos codificados H.264 Slice0 que contén unidade NAL, cabeceira Slice, SPS, PPS e os datos codificados dos bloques macro. |
| DATA_VALID0_O | Saída | 1 | O sinal que indica os datos codificados Slice0 é válido. |
| DATOS1_O | Saída | 16 | Saída de datos codificados H.264 Slice1 que contén a cabeceira Slice e os datos codificados dos bloques macro. |
| DATA_VALID1_O | Saída | 1 | O sinal que indica os datos codificados Slice1 é válido. |
| DATOS2_O | Saída | 16 | Saída de datos codificados H.264 Slice2 que contén a cabeceira Slice e os datos codificados dos bloques macro. |
| DATA_VALID2_O | Saída | 1 | O sinal que indica os datos codificados Slice2 é válido. |
| ………..continuación | |||
| Nome do sinal | Dirección | Anchura | Descrición |
| DATOS3_O | Saída | 16 | Saída de datos codificados H.264 Slice3 que contén a cabeceira Slice e os datos codificados dos bloques macro. |
| DATA_VALID3_O | Saída | 1 | O sinal que indica os datos codificados Slice3 é válido. |
| DDR_LINE_GAP_I | Entrada | 16 | Intervalo de liña entre as liñas horizontais da imaxe de entrada na memoria DDR. |
| FRAME_START_ADDR_I | Entrada | 7/8 | Enderezo do buffer de trama DDR. 7 bits cando o espazo de cadros está configurado para 32 MB. 8 bits cando o espazo de cadros está configurado para 16 MB. |
| FRAME_END_O | Saída | 1 | Fin do fluxo de bits H.264 para unha trama. |
| Ler os portos da interface do árbitro da canle 0 | |||
| RDATA0_I | Entrada | Ancho de datos de entrada | Ler datos do árbitro |
| RVALID0_I | Entrada | 1 | Ler datos válidos do árbitro |
| ARREADY0_I | Entrada | 1 | Recoñecemento do árbitro |
| BUSER0_I | Entrada | 1 | Lectura completa |
| ARADDR0_O | Saída | 32 | Enderezo DDR desde onde se debe iniciar a lectura |
| ARVALID0_O | Saída | 1 | Ler a solicitude ao árbitro |
| ARSIZE0_O | Saída | 8 | Ler o tamaño da ráfaga |
| Ler os portos da interface do árbitro da canle 1 | |||
| RDATA1_I | Entrada | Ancho de datos de entrada | Ler datos do árbitro |
| RVALID1_I | Entrada | 1 | Ler datos válidos do árbitro |
| ARREADY1_I | Entrada | 1 | Recoñecemento do árbitro |
| BUSER1_I | Entrada | 1 | Lectura completa |
| ARADDR1_O | Saída | 32 | Enderezo DDR desde onde se debe iniciar a lectura |
| ARVALID1_O | Saída | 1 | Ler a solicitude ao árbitro |
| ARSIZE1_O | Saída | 8 | Ler o tamaño da ráfaga |
| Ler os portos da interface do árbitro da canle 2 | |||
| RDATA2_I | Entrada | Ancho de datos de entrada | Ler datos do árbitro |
| RVALID2_I | Entrada | 1 | Ler datos válidos do árbitro |
| ARREADY2_I | Entrada | 1 | Recoñecemento do árbitro |
| BUSER2_I | Entrada | 1 | Lectura completa |
| ARADDR2_O | Saída | 32 | Enderezo DDR desde onde se debe iniciar a lectura |
| ARVALID2_O | Saída | 1 | Ler a solicitude ao árbitro |
| ARSIZE2_O | Saída | 8 | Ler o tamaño da ráfaga |
| Ler os portos da interface do árbitro da canle 3 | |||
| RDATA3_I | Entrada | Ancho de datos de entrada | Ler datos do árbitro |
| RVALID3_I | Entrada | 1 | Ler datos válidos do árbitro |
| ………..continuación | |||
| Nome do sinal | Dirección | Anchura | Descrición |
| ARREADY3_I | Entrada | 1 | Recoñecemento do árbitro |
| BUSER3_I | Entrada | 1 | Lectura completa |
| ARADDR3_O | Saída | 32 | Enderezo DDR desde onde se debe iniciar a lectura |
| ARVALID3_O | Saída | 1 | Ler a solicitude ao árbitro |
| ARSIZE3_O | Saída | 8 | Ler o tamaño da ráfaga |
Parámetros de configuración
A seguinte táboa enumera a descrición dos parámetros de configuración xenéricos utilizados na implementación de hardware do codificador de marco I H.264 4K, que pode variar segundo os requisitos da aplicación.
Táboa 1-2. Parámetros de configuración do codificador I-Frame H.264 4K
| Nome | Descrición |
| 16x16_DC_INTRA_PREDICTION | Opción para activar a predición intra dc 16 x 16 xunto coa predición intra dc 4 x 4. |
| NUM_SLICES | Selecciona 2 partes para admitir 4K a 30 fps. Selecciona 4 partes para admitir 4K a 60 fps. |
| DDR_AXI_DATA_WIDTH | Seleccione o ancho de DATOS da canle de lectura, que debe estar conectado á IP do árbitro de vídeo. |
| FRAME_GAP | Seleccione o tamaño do buffer de cadros. Para 4K seleccione 32 MB. |
Configurador de IP
A seguinte figura mostra o configurador IP do codificador I-Frame H.264 4K.
Figura 1-2. Configuración IP
Implementación de hardware do codificador IP H.264 4K I-Frame
O codificador IP H.264 4K I-Frame divide cada fotograma en 2/4 partes e codifica usando o codificador de segmentos. A lóxica de lectura DDR espera que os datos de cadros na memoria DDR teñan o formato YCbCr 422. O espazo de liña entre cada liña horizontal de fotograma na memoria DDR debe especificarse mediante a entrada DDR_LINE_GAP_I. O IP usa formatos 422 como entrada e implementa a compresión en formatos 420. A saída Slice0 tamén contén a cabeceira SPS e PPS. O fluxo de bits de todas as porcións ofrécese por separado. Todas as porcións de fluxo de bits combinadas convértense no fluxo de bits H.264 final. A seguinte figura mostra o diagrama de bloques IP do codificador I-Frame H.264 4K.
Figura 1-3. Diagrama de bloques IP do codificador I-Frame H.264 4K
A seguinte figura mostra o diagrama de bloques do codificador de cortes.
Figura 1-4. Diagrama de bloques do codificador de cortes
Descrición do deseño Slice Encoder
Esta sección describe os diferentes módulos internos do codificador slice.
Marco de matriz 16 x 16
Este módulo enmarca os macrobloques de 16 x 16 para o compoñente Y segundo a especificación H.264. Os búfers de liña úsanse para almacenar 16 liñas horizontais de imaxe de entrada, e unha matriz de 16 x 16 enmárcase usando rexistros de desprazamento.
Marco de matriz 8 x 8
Este módulo enmarca os bloques macro de 8 x 8 para o compoñente C segundo a especificación H.264 para formatos 420. Os búfers de liña úsanse para almacenar 8 liñas horizontais de imaxe de entrada, e unha matriz de 8 x 16 enmárcase usando rexistros de desprazamento. A partir da matriz de 8 x 16, as compoñentes Cb e Cr están separadas para enmarcar cada matriz de 8 x 8.
Marco de matriz 4 x 4
A transformación enteira, a cuantificación e a codificación CAVLC operan nun subbloque 4 x 4 dentro dun macrobloque. O marco de matriz 4 x 4 xera un subbloque de 4 x 4 a partir dun macrobloque de 16 x 16 ou 8 x 8. Este xerador de matriz abarca todos os subbloques dun macrobloque antes de pasar ao seguinte macrobloque.
Predicción intra
H.264 usa varios modos de intrapredición para reducir a información nun bloque de 4 x 4. O bloque de intra-predición no IP usa só a predición DC 4 x 4 ou 16 x 16. 16 x 16 úsase para valores QP superiores a 35 se a predición intra-DC 16 x 16 está habilitada no configurador de IP. A compoñente DC calcúlase a partir dos bloques adxacentes superior e esquerdo 4 x 4 ou 16 x 16.
Transformación enteira
H.264 usa a transformada de coseno discreto enteiro onde os coeficientes están distribuídos pola matriz de transformación enteira e a matriz de cuantización de forma que non haxa multiplicacións ou divisións na transformada enteira. A transformada enteira stage implementa a transformación usando as operacións shift and add.
Cuantización
A cuantificación multiplica cada saída da transformación enteira cun valor de cuantificación predeterminado definido polo valor de entrada do usuario QP. O rango do valor QP é de 0 a 51. Calquera valor superior a 51 é clamped a 51. Un valor de QP máis baixo indica unha menor compresión e maior calidade e viceversa.
CAVLC
H.264 usa dous tipos de codificación de entropía: a codificación de lonxitude variable adaptable ao contexto (CAVLC) e a codificación aritmética binaria adaptada ao contexto (CABAC). O IP usa CAVLC para codificar a saída cuantificada.
Xerador de cabeceira
O bloque xerador de cabeceiras xera as cabeceiras de bloque, as cabeceiras de corte, o conxunto de parámetros de secuencia (SPS), o conxunto de parámetros de imaxe (PPS) e a unidade de capa de abstracción de rede (NAL) dependendo da instancia do fotograma de vídeo.
Xerador de fluxos H.264
O bloque xerador de fluxos H.264 combina a saída CAVLC xunto coas cabeceiras para crear a saída codificada segundo o formato estándar H.264.
Banco de probas
Proporciónase Testbench para comprobar a funcionalidade do codificador IP H.264 4K I-Frame.
Simulación
A simulación usa unha imaxe de 432 x 240 en formato YCbCr422 representada por dous files, cada un para Y e C como entrada e xera un H.264 con 4 cortes file formato que contén dous cadros.
Os seguintes pasos describen como simular o núcleo usando o banco de probas:
- Vaia ao Catálogo de SoC Libero® > View > Windows > Catálogo e, a continuación, expanda Solucións-Vídeo. Fai dobre clic en H264_4K_Iframe_Encoder e, a continuación, fai clic en Aceptar. H264_4K_Iframe-Encoder IP aparece no lenzo de SmartDesign.
Figura 2-1. Núcleo IP do codificador I-Frame H.264 4K no catálogo de SoC Libero®
- Vaia ao Files e seleccione simulación > Importar Files.
Figura 2-2. Importar Files
- Importa os datos H264_sim_data_in_y.txt, H264_sim_data_in_c.txt e H264_refOut.txt files do seguinte camiño: ..\ \component\Microsemi\SolutionCore\H264_4K_Iframe_Encoder\ \Estímulo.
- Para importar un diferente file, busque o cartafol que contén o necesario filee fai clic en Abrir. O importado file está listado en simulación, consulte a seguinte figura.
Figura 2-3. Importado Files
- Vaia á pestana Xerarquía de deseño e fai clic co botón dereito en H264_4K_Iframe_Enc_C0 e selecciona Establecer como raíz. Figura 2-4. Establecer como raíz
- Vaia á pestana Xerarquía de estímulo e seleccione H264_4K_Iframe_Encoder_tb (H264_4K_Iframe_Encoder_tb. v) > Simular deseño previo ao sintetizador > Abrir interactivamente. A IP está simulada para dous fotogramas. Figura 2-5. Simulación do deseño de presíntese
- ModelSim ábrese co banco de probas file como se mostra na seguinte figura.
Figura 2-6. Ventá de simulación ModelSim
Importante: Se a simulación se interrompe debido ao límite de tempo de execución especificado no .do file, use o comando run -all para completar a simulación.
Licenza
- A IP do codificador I-Frame H.264 4K só se ofrece en forma cifrada baixo licenza.
- O código fonte RTL cifrado ten licenza bloqueada, debe mercarse por separado. Pode realizar simulación, síntese, disposición e programar o silicio Field Programmable Gate Array (FPGA) usando a suite de deseño Libero.
- Ofrécese unha licenza de avaliación gratuíta para comprobar as funcións do codificador H.264. A licenza de avaliación caduca despois dunha hora de uso no hardware.
Instrucións de instalación
- O núcleo debe estar instalado no software Libero SoC. Realízase automaticamente mediante a función de actualización do catálogo en
- Software Libero SoC ou CPZ file pódese engadir manualmente mediante a función Engadir catálogo principal. Cando o CPZ file está instalado en Libero, o núcleo pódese configurar, xerar e instanciar dentro de SmartDesign para a súa inclusión no proxecto Libero.
- Para obter máis instrucións sobre a instalación básica, a licenza e o uso xeral, consulte a Axuda en liña de Libero SoC.
A seguinte táboa enumera o uso de recursos de asample H.264 4K I-Frame Encoder Deseño IP feito para PolarFire FPGA (paquete MPF300TS-1FCG1152I) e xera datos comprimidos usando 4:2:2 sampling de datos de entrada.
Táboa 5-1. Utilización de recursos da IP do codificador I-Frame H.264 4K
| Elemento | 4 Rebanadas | 2 Rebanadas |
| 4LUTS | 73588 | 37017 |
| DFF | 67543 | 33839 |
| LSRAM | 592 | 296 |
| µSRAM | 84 | 42 |
| Bloques matemáticos | 89 | 45 |
| Interface LUT de 4 entradas | 25524 | 12780 |
| Interfaces DFF | 25524 | 12780 |
Historial de revisións
A táboa de historial de revisións describe os cambios que se implementaron no documento. Os cambios están listados por revisión, comezando pola publicación máis recente.
Táboa 6-1. Historial de revisións
| Revisión | Data | Descrición |
| A | 01/2023 | Lanzamento inicial. |
Soporte de microchip FPGA
O grupo de produtos Microchip FPGA respalda os seus produtos con varios servizos de soporte, incluíndo o servizo de atención ao cliente, o centro de asistencia técnica ao cliente, un websitio e oficinas de vendas en todo o mundo. Recoméndase aos clientes que visiten os recursos en liña de Microchip antes de poñerse en contacto co servizo de asistencia, xa que é moi probable que as súas consultas xa fosen respondidas. Póñase en contacto co Centro de Soporte Técnico a través de websitio en www.microchip.com/support. Mencione o número de peza do dispositivo FPGA, seleccione a categoría de caso adecuada e cargue o deseño files ao crear un caso de soporte técnico. Póñase en contacto co servizo de atención ao cliente para obter asistencia técnica sobre o produto, como prezos dos produtos, actualizacións de produtos, información de actualización, estado do pedido e autorización.
- Desde América do Norte, chame ao 800.262.1060
- Desde o resto do mundo, chame ao 650.318.4460
- Fax, dende calquera parte do mundo, 650.318.8044
Información do microchip
O Microchip Websitio
Microchip ofrece soporte en liña a través do noso websitio en www.microchip.com/. Isto websitio úsase para facer files e información facilmente dispoñible para os clientes. Algúns dos contidos dispoñibles inclúen:
- Apoio ao produto - Fichas técnicas e erratas, notas de aplicación e sample programas, recursos de deseño, guías de usuario e documentos de soporte de hardware, últimas versións de software e software arquivado
- Soporte técnico xeral - Preguntas frecuentes (FAQ), solicitudes de soporte técnico, grupos de discusión en liña, lista de membros do programa de socios de deseño de Microchip
- Negocio de Microchip - Selector de produtos e guías de pedidos, últimos comunicados de prensa de Microchip, listado de seminarios e eventos, listados de oficinas de vendas, distribuidores e representantes de fábrica de Microchip
Servizo de notificación de cambios de produto
O servizo de notificación de cambios de produtos de Microchip axuda a manter os clientes ao día dos produtos de Microchip. Os subscritores recibirán unha notificación por correo electrónico sempre que haxa cambios, actualizacións, revisións ou erratas relacionadas cunha familia de produtos especificada ou ferramenta de desenvolvemento de interese.
Para rexistrarte, vai a www.microchip.com/pcn. e siga as instrucións de rexistro.
Atención ao cliente
Os usuarios de produtos Microchip poden recibir asistencia a través de varias canles:
- Distribuidor ou Representante
- Oficina local de vendas
- Enxeñeiro de solucións integradas (ESE)
- Soporte técnico
Os clientes deben contactar co seu distribuidor, representante ou ESE para obter asistencia. As oficinas de vendas locais tamén están dispoñibles para axudar aos clientes. Neste documento inclúese unha lista de oficinas de vendas e locais.
O soporte técnico está dispoñible a través de websitio en: www.microchip.com/support.
Función de protección de código de dispositivos de microchip
Teña en conta os seguintes detalles da función de protección de código nos produtos Microchip:
- Os produtos de microchip cumpren as especificacións contidas na súa ficha de datos de microchip.
- Microchip considera que a súa familia de produtos é segura cando se usa da forma prevista, dentro das especificacións de funcionamento e en condicións normais.
- Microchip valora e protexe agresivamente os seus dereitos de propiedade intelectual. Os intentos de incumprir as funcións de protección do código do produto Microchip están estrictamente prohibidos e poden infrinxir a Digital Millennium Copyright Act.
- Nin Microchip nin ningún outro fabricante de semicondutores poden garantir a seguridade do seu código. A protección do código non significa que esteamos garantindo que o produto sexa "irrompible".
- A protección do código está en constante evolución. Microchip comprométese a mellorar continuamente as funcións de protección do código dos nosos produtos.
Aviso Legal
Esta publicación e a información que aparece aquí só poden usarse con produtos Microchip, incluso para deseñar, probar e integrar produtos Microchip coa súa aplicación. O uso desta información de calquera outra forma viola estes termos. A información relativa ás aplicacións do dispositivo ofrécese só para a súa comodidade e pode ser substituída por actualizacións. É a súa responsabilidade asegurarse de que a súa aplicación cumpre coas súas especificacións. Póñase en contacto coa súa oficina local de vendas de Microchip para obter asistencia adicional ou obtén soporte adicional en www.microchip.com/en-us/support/design-help/client-support-services. ESTA INFORMACIÓN ESTÁ PROPORCIONADA POR MICROCHIP "TAL CUAL". MICROCHIP NON OFRECE REPRESENTACIÓNS OU GARANTÍAS DE NINGÚN TIPO, XERA EXPRESA OU IMPLÍCITA, ESCRITA OU ORAL, LEGAL OU DE OUTRO MODO, RELACIONADA COA INFORMACIÓN, INCLUÍENDO PERO NON LIMITADO A NINGÚN TIPO DE GARANTÍAS IMPLÍCITAS DE NON INFRACCIÓN, COMERCIALIZACIÓN E GARANTÍA DE COMERCIABILIDADE, COMERCIALIZACIÓN E GARANTÍA RELACIONADO CO SEU ESTADO, CALIDADE OU RENDEMENTO. EN NINGÚN CASO MICROCHIP SERÁ RESPONSABLE DE NINGÚN TIPO DE PERDA, DANO, CUSTO OU GASTO INDIRECTO, ESPECIAL, PUNITIVO, INCIDENTAL OU CONSECUENCIAL DE NINGÚN TIPO RELACIONADO COA INFORMACIÓN OU O SEU USO, AÍNDA QUE SE SEXA O CAUSADO QUE SEXA O SEU ADVERTENCIA. A POSIBILIDADE OU OS DANOS SON PREVISIBLES. NA MÁXIMA MEDIDA PERMITIDA POLA LEI, A RESPONSABILIDADE TOTAL DE MICROCHIP SOBRE TODAS LAS RECLAMACIONS DE CALQUERA FORMA RELACIONADAS COA INFORMACIÓN OU O SEU USO NON SUPERARÁ O IMPORTE DAS TAXAS, SE HOXE, QUE TIÑAS PAGADA DIRECTAMENTE A MICROCHIP POLA INFORMACIÓN. O uso de dispositivos Microchip en aplicacións de soporte vital e/ou de seguridade corre totalmente a risco do comprador, e o comprador comprométese a defender, indemnizar e eximir a Microchip de calquera e todos os danos, reclamacións, demandas ou gastos derivados de tal uso. Non se transmite ningunha licenza, implícita ou doutra forma, baixo ningún dereito de propiedade intelectual de Microchip a menos que se indique o contrario.
Marcas comerciais
O nome e o logotipo de Microchip, o logotipo de Microchip, Adaptec, AVR, logotipo de AVR, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStyluuchs, MediaLB, megaAVR, Microsemi, Microsemi logo, MOST, MOST logo, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 logo, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST Logo, SuperFlash, Symmetricom , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron e XMEGA son marcas rexistradas de Microchip Technology Incorporated nos EUA e noutros países. AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed Control, HyperLight Load, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus logo, Quiet- Wire, SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime e ZL son marcas rexistradas de Microchip Technology Incorporated in the USA Adjacent Key Suppression, AKS, Analog-for-the-Digital Age, Any Capacitor, AnyIn, AnyOut, Augmented Switching , BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Dynamic Average Matching, DAM, ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, SerialBridge, InICSP, InICSP Paralelo intelixente, IntelliMOS, Conectividade entre chips, JitterBlocker, Knob-on-Display, KoD, maxCrypto, maxView, membrana, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, MultiTRAK, NetDetach, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL ICE, Ripple Blocker, RTAX , RTG4, SAM ICE, Serial Quad I/O, mapa simple, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, Trusted Time, TSHARC, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect e ZENA son marcas comerciais de Microchip Technology Incorporated nos EUA e noutros países. SQTP é unha marca de servizo de Microchip Technology Incorporated nos EUA O logotipo de Adaptec, Frequency on Demand, Silicon Storage Technology e Symmcom son marcas rexistradas de Microchip Technology Inc. noutros países. GestIC é unha marca rexistrada de Microchip Technology Germany II GmbH & Co. KG, unha subsidiaria de Microchip Technology Inc., noutros países. Todas as outras marcas rexistradas aquí mencionadas son propiedade das súas respectivas compañías. © 2023, Microchip Technology Incorporated e as súas filiais. Todos os dereitos reservados. ISBN: 978-1-6683-1888-1
Sistema de Xestión da Calidade
Para obter información sobre os sistemas de xestión da calidade de Microchip, visite www.microchip.com/quality.
Vendas e servizo no mundo
AMÉRICAS
Oficina Corporativa
- 2355 West Chandler Blvd.
- Chandler, AZ 85224-6199
- Tel: 480-792-7200
- Fax: 480-792-7277
- Soporte técnico: www.microchip.com/support.
- Web Enderezo: www.microchip.com.
Atlanta
- Duluth, GA
- Tel: 678-957-9614
- Fax: 678-957-1455
Austin, TX
- Tel: 512-257-3370
Boston
- Westborough, MA
- Tel: 774-760-0087
- Fax: 774-760-0088
Chicago
- Itasca, IL
- Tel: 630-285-0071
- Fax: 630-285-0075
Dallas
- Addison, TX
- Tel: 972-818-7423
- Fax: 972-818-2924
Detroit
- Novi, MI
- Tel: 248-848-4000
Houston, TX
- Tel: 281-894-5983
Indianápolis
- Noblesville, IN
- Tel: 317-773-8323
- Fax: 317-773-5453
- Tel: 317-536-2380
Os Ánxeles
- Mission Viejo, CA
- Tel: 949-462-9523
- Fax: 949-462-9608
- Tel: 951-273-7800
Raleigh, NC
- Tel: 919-844-7510
Nova York, NY
- Tel: 631-435-6000
San Jose, CA
- Tel: 408-735-9110
- Tel: 408-436-4270
Canadá - Toronto
- Tel: 905-695-1980
- Fax: 905-695-2078
ASIA/PACÍFICO
- Australia - Sidney
- Tel: 61-2-9868-6733
- China - Pequín
- Tel: 86-10-8569-7000
- China - Chengdu
- Tel: 86-28-8665-5511
- China - Chongqing
- Tel: 86-23-8980-9588
- China - Dongguan
- Tel: 86-769-8702-9880
- China - Guangzhou
- Tel: 86-20-8755-8029
- China - Hangzhou
- Tel: 86-571-8792-8115
- China - Hong Kong RAE
- Tel: 852-2943-5100
- China - Nanjing
- Tel: 86-25-8473-2460
- China - Qingdao
- Tel: 86-532-8502-7355
- China - Shanghai
- Tel: 86-21-3326-8000
- China - Shenyang
- Tel: 86-24-2334-2829
- China - Shenzhen
- Tel: 86-755-8864-2200
- China - Suzhou
- Tel: 86-186-6233-1526
- China - Wuhan
- Tel: 86-27-5980-5300
- China - Xian
- Tel: 86-29-8833-7252
- China - Xiamen
- Tel: 86-592-2388138
- China - Zhuhai
- Tel: 86-756-3210040
© 2023 Microchip Technology Inc. e as súas subsidiarias DS50003486A-
Documentos/Recursos
 |
Núcleos IP de codificador I-Frame MICROCHIP H.264 4K [pdfGuía do usuario Núcleos IP de codificador I-Frame H.264 4K, núcleos IP de codificador I-Frame H.264 4K, núcleos IP de codificador, núcleos IP |
