Ядра IP кодера I-Frame MICROCHIP H.264 4K

вступ

H.264 — популярний стандарт стиснення відео для стиснення цифрового відео. Він також відомий як MPEG-4 Part10 або Advanced Video Coding (MPEG-4 AVC). H.264 використовує поблочний підхід для стиснення відео, де розмір блоку визначається як 16 x 16, і такий блок називається макроблоком. Стандарт стиснення підтримує різні проfiles, що визначають ступінь стиснення та складність реалізації. Відеокадри, які потрібно стиснути, розглядаються як I-Frame, P-Frame і B-Frame. I-Frame — це внутрішньокодований кадр, у якому стиснення здійснюється за допомогою інформації, що міститься в кадрі. Для декодування I-Frame не потрібні інші кадри. P-Frame стискається за допомогою змін щодо попереднього кадру, який може бути I-Frame або P-Frame. Стиснення B-Frame виконується за допомогою змін руху по відношенню як до попереднього, так і до наступного кадру. Процес стиснення I-Frame складається з чотирьох секундtages—внутрішнє передбачення, цілочисельне перетворення, квантування та ентропійне кодування. H.264 підтримує два типи кодування — контекстно-адаптивне кодування змінної довжини (CAVLC) і контекстно-адаптивне двійкове арифметичне кодування (CABAC). Поточна версія IP реалізує Baseline profile і використовує CAVLC для ентропійного кодування. Крім того, IP підтримує кодування лише I-Frames з роздільною здатністю до 4K.

особливості

Кодер H.264 I-Frame підтримує таку ключову функцію:

• Реалізує стиснення відеоформату YCbCr 420
• Очікується введення у відеоформаті YCbCr 422
• Підтримує 8 біт для кожного компонента (Y, Cb і Cr)
• Підтримує ITU-T H.264 Annex B Compliant NAL потоковий вихід байтів
• Автономна робота, допомога ЦП чи процесора не потрібна
• Настроюваний користувачем коефіцієнт якості QP під час роботи
• Обчислення зі швидкістю 1 піксель за такт
• Підтримує стиснення до роздільної здатності 4K (3840 × 2160) 60 кадрів/с
• Мінімальна затримка (252 мкс для Full HD або 17 горизонтальних ліній)
• Підтримує 2 і 4 зрізи

Підтримувані сім’ї
Кодер H.264 4K I-Frame підтримує такі сімейства:

• PolarFire® SoC FPGA
• PolarFire FPGA

Апаратна реалізація

На наступному малюнку показано блок-схему IP кодера I-Frame H.264 4K.
Малюнок 1-1. Блок-схема IP кодера I-Frame H.264 4K

Входи та виходи
У наведеній нижче таблиці перераховано вхідні та вихідні порти H.264 4K I-Frame Encoder IP.
Таблиця 1-1. Вхідні та вихідні порти H.264 4K I-Frame Encoder IP

Назва сигналу	Напрямок	Ширина	опис
RESET_N	Введення	1	Active-low Асинхронний сигнал скидання до конструкції.
PIX_CLK_I	Введення	1	Вхідні тактові частоти, з якими входять пікселі sampсвітлодіодний.
DDR_CLK_I	Введення	1	Годинник від контролера пам'яті DDR.
HRES_I	Введення	16	Горизонтальна роздільна здатність вхідного зображення. Воно повинно бути кратним 16.
ВРЕС_І	Введення	16	Вертикальна роздільна здатність вхідного зображення. Воно повинно бути кратним 16.
QP_I	Введення	6	Коефіцієнт якості для квантування H.264. Значення коливається від 0 до 51, де 0 означає найвищу якість і найнижче стиснення, а 51 означає найвище стиснення.
DATA0_O	Вихід	16	Вихід даних у кодуванні H.264 Slice0 містить блок NAL, заголовок фрагмента, SPS, PPS і кодовані дані макроблоків.
DATA_VALID0_O	Вихід	1	Сигнал, що позначає дані, закодовані Slice0, дійсний.
DATA1_O	Вихід	16	Вихід даних у кодуванні H.264 Slice1 містить заголовок Slice та кодовані дані макроблоків.
DATA_VALID1_O	Вихід	1	Сигнал, що позначає дані, закодовані Slice1, дійсний.
DATA2_O	Вихід	16	Вихід даних у кодуванні H.264 Slice2 містить заголовок Slice та кодовані дані макроблоків.
DATA_VALID2_O	Вихід	1	Сигнал, що позначає дані, закодовані Slice2, дійсний.

………..продовження
Назва сигналу	Напрямок	Ширина	опис
DATA3_O	Вихід	16	Вихід даних у кодуванні H.264 Slice3 містить заголовок Slice та кодовані дані макроблоків.
DATA_VALID3_O	Вихід	1	Сигнал, що позначає дані, закодовані Slice3, дійсний.
DDR_LINE_GAP_I	Введення	16	Проміжок між горизонтальними лініями вхідного зображення в пам’яті DDR.
FRAME_START_ADDR_I	Введення	7/8	Адреса буфера кадру DDR. 7 біт, коли проміжок між кадрами налаштовано на 32 МБ. 8 біт, коли проміжок між кадрами налаштовано на 16 МБ.
FRAME_END_O	Вихід	1	Кінець бітового потоку H.264 для кадру.
Читайте порти інтерфейсу арбітра каналу 0
RDATA0_I	Введення	Ширина вхідних даних	Прочитати дані арбітра
RVALID0_I	Введення	1	Прочитати дійсні дані від арбітра
ARREADY0_I	Введення	1	Підтвердження арбітра
BUSER0_I	Введення	1	Прочитайте завершення
ARADDR0_O	Вихід	32	Адреса DDR, з якої потрібно починати читання
ARVALID0_O	Вихід	1	Прочитати запит до арбітра
ARSIZE0_O	Вихід	8	Зчитування розміру пакету
Читайте порти інтерфейсу арбітра каналу 1
RDATA1_I	Введення	Ширина вхідних даних	Прочитати дані арбітра
RVALID1_I	Введення	1	Прочитати дійсні дані від арбітра
ARREADY1_I	Введення	1	Підтвердження арбітра
BUSER1_I	Введення	1	Прочитайте завершення
ARADDR1_O	Вихід	32	Адреса DDR, з якої потрібно починати читання
ARVALID1_O	Вихід	1	Прочитати запит до арбітра
ARSIZE1_O	Вихід	8	Зчитування розміру пакету
Читайте порти інтерфейсу арбітра каналу 2
RDATA2_I	Введення	Ширина вхідних даних	Прочитати дані арбітра
RVALID2_I	Введення	1	Прочитати дійсні дані від арбітра
ARREADY2_I	Введення	1	Підтвердження арбітра
BUSER2_I	Введення	1	Прочитайте завершення
ARADDR2_O	Вихід	32	Адреса DDR, з якої потрібно починати читання
ARVALID2_O	Вихід	1	Прочитати запит до арбітра
ARSIZE2_O	Вихід	8	Зчитування розміру пакету
Читайте порти інтерфейсу арбітра каналу 3
RDATA3_I	Введення	Ширина вхідних даних	Прочитати дані арбітра
RVALID3_I	Введення	1	Прочитати дійсні дані від арбітра

………..продовження
Назва сигналу	Напрямок	Ширина	опис
ARREADY3_I	Введення	1	Підтвердження арбітра
BUSER3_I	Введення	1	Прочитайте завершення
ARADDR3_O	Вихід	32	Адреса DDR, з якої потрібно починати читання
ARVALID3_O	Вихід	1	Прочитати запит до арбітра
ARSIZE3_O	Вихід	8	Зчитування розміру пакету

Параметри конфігурації
У наведеній нижче таблиці наведено опис загальних параметрів конфігурації, що використовуються в апаратній реалізації кодера H.264 4K I-Frame, які можуть змінюватися залежно від вимог програми.
Таблиця 1-2. Параметри конфігурації кодера H.264 4K I-Frame

Ім'я	опис
16x16_DC_INTRA_PREDICTION	Можливість увімкнути передбачення внутрішнього постійного струму 16 x 16 разом із передбаченням внутрішнього постійного струму 4 x 4.
NUM_SLICES	Виберіть 2 фрагменти для підтримки 4K зі швидкістю 30 кадрів/с. Виберіть 4 фрагменти для підтримки 4K зі швидкістю 60 кадрів/с.
DDR_AXI_DATA_WIDTH	Виберіть ширину DATA каналу читання, який повинен бути підключений до IP арбітра відео.
FRAME_GAP	Виберіть розмір буфера кадру. Для 4K виберіть 32 МБ.

Конфігуратор IP
На наступному малюнку показано IP-конфігуратор H.264 4K I-Frame Encoder.

Малюнок 1-2. Конфігурація IP

Апаратна реалізація H.264 4K I-Frame Encoder IP
IP-кодер H.264 4K I-Frame ділить кожен кадр на 2/4 фрагменти та кодує за допомогою кодувальника фрагментів. Логіка читання DDR очікує даних кадру в пам’яті DDR у форматі YCbCr 422. Проміжок між кожною горизонтальною лінією кадру в пам’яті DDR необхідно вказати через вхід DDR_LINE_GAP_I. IP використовує 422 формати як вхідні дані та реалізує стиснення в 420 форматах. Вихід Slice0 також містить заголовок SPS і PPS. Потік бітів усіх фрагментів надається окремо. Усі фрагменти бітового потоку об’єднуються разом і утворюють остаточний бітовий потік H.264. На наступному малюнку показано блок-схему IP кодера H.264 4K I-Frame.
Малюнок 1-3. Блок-схема IP кодера I-Frame H.264 4K

На наступному малюнку показано блок-схему кодера фрагментів.

Малюнок 1-4. Блок-схема кодувальника фрагментів

Опис конструкції Slice Encoder
У цьому розділі описано різні внутрішні модулі кодувальника фрагментів.
16 x 16 Matrix Framer
Цей модуль обрамляє макроблоки 16 x 16 для компонента Y відповідно до специфікації H.264. Рядкові буфери використовуються для зберігання 16 горизонтальних рядків вхідного зображення, а матриця 16 x 16 кадрується за допомогою регістрів зсуву.
8 x 8 Matrix Framer
Цей модуль обрамляє макроблоки 8 x 8 для компонента C відповідно до специфікації H.264 для форматів 420. Рядкові буфери використовуються для зберігання 8 горизонтальних рядків вхідного зображення, а матриця 8 x 16 кадрується за допомогою регістрів зсуву. З матриці 8 x 16 компоненти Cb і Cr відокремлюються для створення кадру кожної матриці 8 x 8.
4 x 4 Matrix Framer
Цілочисельне перетворення, квантування та кодування CAVLC діють на підблоці 4 x 4 у макроблоку. Фреймер матриці 4 x 4 генерує субблок 4 x 4 з макроблока 16 x 16 або 8 x 8. Цей генератор матриці проходить через усі підблоки макроблоку перед тим, як перейти до наступного макроблоку.
Внутрішнє передбачення
H.264 використовує різні режими внутрішнього прогнозування для зменшення інформації в блоці 4 x 4. Блок внутрішнього прогнозування в IP використовує лише прогнозування 4 x 4 або 16 x 16 DC. 16 x 16 використовується для значень QP більше 35, якщо в конфігураторі IP увімкнено прогнозування 16 x 16 внутрішнього DC. Компонент постійного струму обчислюється з суміжних верхніх і лівих блоків 4 x 4 або 16 x 16.
Ціле перетворення
H.264 використовує цілочисельне дискретне косинусне перетворення, де коефіцієнти розподіляються між матрицею цілочисельного перетворення та матрицею квантування таким чином, що в цілочисельному перетворенні немає множень або ділень. Ціле перетворення stage реалізує перетворення за допомогою операцій зсуву та додавання.
Квантування
Квантування множить кожен вихід цілочисельного перетворення на заздалегідь визначене значення квантування, визначене значенням введення користувача QP. Діапазон значень QP становить від 0 до 51. Будь-яке значення, що перевищує 51, є клamped до 51. Менше значення QP означає нижче стиснення та вищу якість, і навпаки.
CAVLC
H.264 використовує два типи ентропійного кодування — контекстно-адаптивне кодування змінної довжини (CAVLC) і контекстно-адаптивне бінарне арифметичне кодування (CABAC). IP використовує CAVLC для кодування квантованого виводу.
Генератор заголовків
Блок генератора заголовків генерує заголовки блоків, заголовки фрагментів, набір параметрів послідовності (SPS), набір параметрів зображення (PPS) і блок мережевого рівня абстракції (NAL) залежно від примірника відеокадру.
Генератор потоку H.264
Блок генератора потоку H.264 поєднує вихід CAVLC разом із заголовками для створення кодованого виводу відповідно до стандартного формату H.264.

 

Тестовий стенд

Testbench надається для перевірки функціональності H.264 4K I-Frame Encoder IP.
Симуляція
Симуляція використовує зображення 432 x 240 у форматі YCbCr422, представлене двома files, кожен для Y і C як вхідних даних і генерує H.264 із 4 фрагментами file формат, який містить два кадри.
Наступні кроки описують, як симулювати ядро ​​за допомогою тестового стенду:

1. Перейдіть до каталогу Libero® SoC > View > Windows > Catalog, а потім розгорніть Solutions-Video. Двічі клацніть H264_4K_Iframe_Encoder, а потім натисніть OK. H264_4K_Iframe-Encoder IP з’являється на полотні SmartDesign.
   Малюнок 2-1. IP-ядро кодера H.264 4K I-Frame у каталозі Libero® SoC
2. Перейти до Files і виберіть Simulation > Import Files.
   Малюнок 2-2. Імпорт Files
3. Імпортуйте H264_sim_data_in_y.txt, H264_sim_data_in_c.txt і H264_refOut.txt files за таким шляхом: ..\ \component\Microsemi\SolutionCore\ H264_4K_Iframe_Encoder\ \Стимул.
4. Щоб імпортувати інший file, перегляньте папку, яка містить потрібні fileі натисніть Відкрити. Імпортні file перераховано під симуляцією, дивіться наступний малюнок.
   Малюнок 2-3. Імпортні Files
5. Перейдіть на вкладку «Ієрархія дизайну», клацніть правою кнопкою миші H264_4K_Iframe_Enc_C0 і виберіть «Установити як кореневий». Малюнок 2-4. Встановити як root
6. Перейдіть на вкладку «Ієрархія стимулів» і виберіть «H264_4K_Iframe_Encoder_tb (H264_4K_Iframe_Encoder_tb. v)» > «Імітувати попередній синтезаторний дизайн» > «Відкрити інтерактивно». IP моделюється для двох кадрів. Малюнок 2-5. Симуляція проектування перед синтезом
7. ModelSim відкривається з тестовим стендом file як показано на наступному малюнку.

Малюнок 2-6. Вікно моделювання ModelSim

Важливо: Якщо моделювання перервано через обмеження часу виконання, указане в .do file, скористайтеся командою run -all, щоб завершити симуляцію.

Ліцензія

• IP кодувальника H.264 4K I-Frame надається лише в зашифрованому вигляді за ліцензією.
• Зашифрований вихідний код RTL заблоковано за ліцензією, його потрібно придбати окремо. Ви можете виконувати симуляцію, синтез, компонування та програмування кремнію програмованої вентильної матриці (FPGA) за допомогою набору конструкторів Libero.
• Оцінна ліцензія надається безкоштовно для перевірки функцій кодувальника H.264. Термін дії ліцензії на оцінку закінчується після години використання апаратного забезпечення.

Інструкції з монтажу

• Ядро має бути встановлено в програмне забезпечення Libero SoC. Це робиться автоматично за допомогою функції оновлення каталогу в
• Програмне забезпечення Libero SoC або CPZ file можна додати вручну за допомогою функції «Додати основний каталог». Коли КПЗ file встановлено в Libero, ядро ​​можна налаштувати, створити та створити в SmartDesign для включення в проект Libero.
• Щоб отримати додаткові інструкції щодо встановлення ядра, ліцензування та загального використання, перегляньте онлайн-довідку Libero SoC.

У наведеній нижче таблиці наведено використання ресурсів asample H.264 4K I-Frame Encoder IP design made for PolarFire FPGA (пакет MPF300TS-1FCG1152I) і генерує стислі дані за допомогою 4:2:2 сampлінг вхідних даних.
Таблиця 5-1. Використання ресурсів H.264 4K I-Frame Encoder IP

елемент	4 скибочки	2 скибочки
4LUTs	73588	37017
DFF	67543	33839
LSRAM	592	296
µSRAM	84	42
Математичні блоки	89	45
Інтерфейс 4-вхідних LUT	25524	12780
Інтерфейс DFF	25524	12780

Історія версій

Таблиця історії змін описує зміни, внесені в документ. Зміни перераховані за версіями, починаючи з останньої публікації.
Таблиця 6-1. Історія версій

Ревізія	Дата	опис
A	01/2023	Початковий випуск.

Підтримка Microchip FPGA

Група продуктів Microchip FPGA підтримує свої продукти різними службами підтримки, включаючи службу підтримки клієнтів, центр технічної підтримки клієнтів, webсайт, а також офіси продажів по всьому світу. Клієнтам пропонується відвідати онлайн-ресурси Microchip, перш ніж звертатися в службу підтримки, оскільки дуже ймовірно, що на їхні запити вже було отримано відповідь. Зверніться до Центру технічної підтримки через webсайт за адресою www.microchip.com/support. Вкажіть номер частини пристрою FPGA, виберіть відповідну категорію випадку та завантажте дизайн  files під час створення запиту технічної підтримки. Зверніться до служби підтримки клієнтів, щоб отримати нетехнічну підтримку продукту, як-от ціни на продукт, оновлення продукту, оновлення інформації, статус замовлення та авторизацію.

• З Північної Америки телефонуйте за номером 800.262.1060
• З іншого світу телефонуйте за номером 650.318.4460
• Факс, з будь-якої точки світу, 650.318.8044

Інформація про мікрочіп

Мікрочіп Webсайт
Microchip надає онлайн-підтримку через наш webна сайті www.microchip.com/. Це webсайт використовується для виготовлення fileі інформація, легко доступна клієнтам. Деякі з доступного вмісту включають:

• Підтримка продукту – Специфікації та помилки, примітки щодо застосування та sampпрограмні файли, ресурси дизайну, посібники користувача та документи підтримки обладнання, останні версії програмного забезпечення та архівне програмне забезпечення
• Загальна технічна підтримка – Часті запитання (FAQ), запити на технічну підтримку, онлайн-групи обговорення, список учасників партнерської програми Microchip design
• Бізнес Microchip – Посібники з вибору та замовлення продуктів, останні прес-релізи Microchip, перелік семінарів і заходів, перелік офісів продажів, дистриб’юторів і представників фабрик Microchip

Служба сповіщень про зміну продукту
Служба сповіщень про зміну продукту від Microchip допомагає тримати клієнтів в курсі продуктів Microchip. Підписники отримуватимуть сповіщення електронною поштою щоразу про зміни, оновлення, перегляди або помилки, пов’язані з певним сімейством продуктів або інструментом розробки, що їх цікавить.
Для реєстрації перейдіть на www.microchip.com/pcn. та дотримуйтесь інструкцій щодо реєстрації.

Підтримка клієнтів

Користувачі продуктів Microchip можуть отримати допомогу декількома каналами:

• Дистриб'ютор або представник
• Місцевий офіс продажу
• Інженер із вбудованих рішень (ESE)
• Технічна підтримка

Клієнти повинні звернутися до свого дистриб’ютора, представника або ESE для отримання підтримки. Місцеві офіси продажу також доступні для допомоги клієнтам. У цьому документі міститься перелік торгових офісів і місць розташування.
Технічна підтримка доступна через webсайт за адресою: www.microchip.com/support.

Функція захисту коду пристроїв Microchip
Зверніть увагу на такі деталі функції захисту коду на продуктах Microchip:

• Продукти Microchip відповідають специфікаціям, що містяться в їхніх конкретних даних Microchip.
• Компанія Microchip вважає, що її сімейство продуктів є безпечним за умови використання за призначенням, у межах робочих специфікацій і за нормальних умов.
• Microchip цінує та агресивно захищає свої права інтелектуальної власності. Спроби порушити функції захисту коду продукту Microchip суворо заборонені та можуть порушувати Закон про захист авторських прав у цифрову епоху.
• Ні Microchip, ні будь-який інший виробник напівпровідників не може гарантувати безпеку свого коду. Захист коду не означає, що ми гарантуємо, що продукт є «незламним».
• Захист коду постійно розвивається. Microchip прагне постійно вдосконалювати функції захисту коду наших продуктів.

Юридична інформація
Цю публікацію та наведену тут інформацію можна використовувати лише з продуктами Microchip, у тому числі для розробки, тестування та інтеграції продуктів Microchip у вашу програму. Використання цієї інформації в будь-який інший спосіб порушує ці умови. Інформація щодо програм пристрою надається лише для вашої зручності та може бути замінена оновленнями. Ви несете відповідальність за те, щоб ваша програма відповідала вашим вимогам. Щоб отримати додаткову підтримку, зверніться до місцевого відділу продажів Microchip або за адресою www.microchip.com/en-us/support/design-help/client-support-services. ЦЯ ІНФОРМАЦІЯ НАДАЄТЬСЯ MICROCHIP «ЯК Є». MICROCHIP НЕ РОБИТЬ ЖОДНИХ ЗАЯВ АБО ГАРАНТІЙ, ЯВНИХ АБО НЕПРЯМИХ, ПИСЬМОВИХ АБО УСНИХ, СТАТУТНИХ АБО ІНШИХ, ПОВ’ЯЗАНИХ З ІНФОРМАЦІЄЮ, ВКЛЮЧАЮЧИ, НЕ ОБМЕЖУЮЧИСЯ БУДЬ-ЯКИМИ ГАРАНТІЯМИ НЕПОРУШЕННЯ, ПРИДАТНОСТІ ДЛЯ ПРОДАЖУ ТА ВІДПОВІДНОСТІ ESS ДЛЯ КОНКРЕТНОЇ МЕТИ АБО ГАРАНТІЙ ПОВ’ЯЗАНО З ЙОГО СТАНОМ, ЯКІСТЮ АБО ЕФЕКТИВНІСТЮ. MICROCHIP НЕ НЕСЕ ВІДПОВІДАЛЬНОСТІ ЗА БУДЬ-ЯКІ НЕПРЯМІ, СПЕЦІАЛЬНІ, ШТРАФНІ, ВИПАДКОВІ АБО ВТРАТИ, ПОШКОДЖЕННЯ, ВАРТІСТЬ АБО ВИТРАТИ БУДЬ-ЯКОГО ВИДУ, ПОВ’ЯЗАНІ З ІНФОРМАЦІЄЮ АБО ЇЇ ВИКОРИСТАННЯМ, НЕЗАЛЕЖНО ЩО БУЛО Спричинено ПОРАДЖЕНИЙ МОЖЛИВІСТЬ АБО ЗБИТКИ ПЕРЕДБАЧЕНІ. У ПОВНОМУ МІРІ, ДОЗВОЛЕНОМУ ЗАКОНОМ, ЗАГАЛЬНА ВІДПОВІДАЛЬНІСТЬ MICROCHIP ЗА УСІМИ ПРЕТЕНЗІЯМИ, БУДЬ-ЯКИМ СПОСОБОМ ПОВ’ЯЗАНИМИ З ІНФОРМАЦІЄЮ АБО ЇЇ ВИКОРИСТАННЯМ, НЕ ПЕРЕВИЩАЄ СУМУ ЗБОРУ, ЯКЩО ІСНУЄ, ЯКУ ВИ СПЛАТИЛИ БЕЗПОСЕРЕДНЯ MICROCHIP ЗА ІНФОРМАЦІЮ. Використання пристроїв Microchip для забезпечення життєзабезпечення та/або забезпечення безпеки здійснюється повністю на ризик покупця, і покупець погоджується захищати, відшкодовувати збитки та звільняти Microchip від будь-яких збитків, претензій, позовів або витрат, що виникають у результаті такого використання. Жодні ліцензії не передаються, неявно чи іншим чином, за будь-якими правами інтелектуальної власності Microchip, якщо не зазначено інше.

Торгові марки
Назва та логотип Microchip, логотип Microchip, Adaptec, AVR, логотип AVR, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch, MediaLB, megaAVR, Microsemi, логотип Microsemi, MOST, логотип MOST, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, логотип PIC32, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, логотип SST, SuperFlash, Symmetricom , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron і XMEGA є зареєстрованими товарними знаками Microchip Technology Incorporated у США та інших країнах. AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed ​​Control, HyperLight Load, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, логотип ProASIC Plus, Quiet- Wire, SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime і ZL є зареєстрованими товарними знаками Microchip Technology Incorporated у США. Adjacent Key Suppression, AKS, Analog-for-the-Digital Age, Any Capacitor, AnyIn, AnyOut, Augmented Switching , BlueSky, Bodycom, Clockstudio, CodeGuard, Cryptoauthentication, CryptoAutomotive, Cryptocompanion, CryptoController, DspicDem, dspicdem.net, Dynamic Section Matching, Dam, Ecan, Espresso T1s, Ethergreen, ridtime, Idealbridge, in Circuit Serial, eTherGreen, ridtime Інтелектуальне паралелювання, IntelliMOS, підключення між мікросхемами, блокування джиттера, ручка на дисплеї, KoD, maxCrypto, макс.View, мембрана, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, MultiTRAK, NetDetach, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL ICE, Ripple Blocker, RTAX , RTG4, SAM ICE, Serial Quad I/O, проста карта, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, Trusted Time, TSHARC, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect і ZENA є товарними знаками Microchip Technology Incorporated у США та інших країнах. SQTP є знаком обслуговування Microchip Technology Incorporated у США. Логотип Adaptec, Frequency on Demand, Silicon Storage Technology і Symmcom є зареєстрованими товарними знаками Microchip Technology Inc. в інших країнах. GestIC є зареєстрованою торговою маркою Microchip Technology Germany II GmbH & Co. KG, дочірньої компанії Microchip Technology Inc., в інших країнах. Усі інші торгові марки, згадані тут, є власністю відповідних компаній. © 2023, Microchip Technology Incorporated та її дочірні компанії. Всі права захищені. ISBN: 978-1-6683-1888-1

Система управління якістю
Для отримання інформації щодо систем управління якістю Microchip відвідайте веб-сайт www.microchip.com/quality.

Продажі та обслуговування по всьому світу

АМЕРИКА 

Корпоративний офіс

• 2355 West Chandler Blvd.
• Чандлер, AZ 85224-6199
• тел.: 480-792-7200
• Факс: 480-792-7277
• Технічна підтримка: www.microchip.com/support.
• Web Адреса: www.microchip.com.

Атланта

• Дулут, Джорджія
• тел.: 678-957-9614
• Факс: 678-957-1455

Остін, Техас

• тел.: 512-257-3370

Бостон

• Вестборо, Массачусетс
• тел.: 774-760-0087
• Факс: 774-760-0088

Чикаго

• Ітаска, Іллінойс
• тел.: 630-285-0071
• Факс: 630-285-0075

Даллас

• Аддісон, Техас
• тел.: 972-818-7423
• Факс: 972-818-2924

Детройт

• Нові, М.І
• тел.: 248-848-4000

Х'юстон, Техас

• тел.: 281-894-5983

Індіанаполіс

• Ноблсвіль, Індіана
• тел.: 317-773-8323
• Факс: 317-773-5453
• тел.: 317-536-2380

Лос-Анджелес

• Місія В'єхо, Каліфорнія
• тел.: 949-462-9523
• Факс: 949-462-9608
• тел.: 951-273-7800

Ролі, Північна Кароліна

• тел.: 919-844-7510

Нью-Йорк, Нью-Йорк

• тел.: 631-435-6000

Сан-Хосе, Каліфорнія

• тел.: 408-735-9110
• тел.: 408-436-4270

Канада – Торонто

• тел.: 905-695-1980
• Факс: 905-695-2078

АЗІЯ/ТИХИЙ ОКЕАН

• Австралія – Сідней
  • тел.: 61-2-9868-6733
• Китай – Пекін
  • тел.: 86-10-8569-7000
• Китай – Ченду
  • тел.: 86-28-8665-5511
• Китай – Чунцин
  • тел.: 86-23-8980-9588
• Китай – Дунгуань
  • тел.: 86-769-8702-9880
• Китай – Гуанчжоу
  • тел.: 86-20-8755-8029
• Китай – Ханчжоу
  • тел.: 86-571-8792-8115
• Китай – САР Гонконг
  • тел.: 852-2943-5100
• Китай – Нанкін
  • тел.: 86-25-8473-2460
• Китай – Циндао
  • тел.: 86-532-8502-7355
• Китай – Шанхай
  • тел.: 86-21-3326-8000
• Китай – Шеньян
  • тел.: 86-24-2334-2829
• Китай – Шеньчжень
  • тел.: 86-755-8864-2200
• Китай – Сучжоу
  • тел.: 86-186-6233-1526
• Китай – Ухань
  • тел.: 86-27-5980-5300
• Китай – Сіань
  • тел.: 86-29-8833-7252
• Китай – Сямень
  • тел.: 86-592-2388138
• Китай – Чжухай
  • тел.: 86-756-3210040

© 2023 Microchip Technology Inc. та її дочірні компанії DS50003486A-

Документи / Ресурси

Ядра IP кодера I-Frame MICROCHIP H.264 4K [pdfПосібник користувача Ядра IP кодера H.264 4K I-Frame, ядра IP кодера H.264 4K, ядра IP кодера I-Frame, ядра IP кодера, ядра IP

Список літератури

• Посібник користувача