Core IP dell'encoder I-Frame 264K H.4 MICROCHIP
Introduzione
H.264 è un popolare standard di compressione video per comprimere un video digitale. È noto anche come MPEG-4 Part10 o Advanced Video Coding (MPEG-4 AVC). H.264 utilizza l'approccio a blocchi per comprimere un video in cui la dimensione del blocco è definita come 16 x 16 e tale blocco è chiamato blocco macro. Lo standard di compressione supporta vari professionistifiles che definiscono il rapporto di compressione e la complessità dell'implementazione. I fotogrammi video da comprimere vengono trattati come I-Frame, P-Frame e B-Frame. Un I-Frame è un frame intracodificato in cui la compressione viene eseguita utilizzando le informazioni contenute nel frame. Non sono necessari altri frame per decodificare l'I-Frame. Un P-Frame viene compresso utilizzando le modifiche rispetto ad un frame precedente che può essere un I-Frame o un P-Frame. La compressione del B-Frame viene eseguita utilizzando le modifiche del movimento rispetto sia al fotogramma precedente che a quello successivo. Il processo di compressione I-Frame ha quattro stages: previsione intra, trasformazione di numeri interi, quantizzazione e codifica entropica. H.264 supporta due tipi di codifica: codifica adattiva a lunghezza variabile del contesto (CAVLC) e codifica aritmetica binaria adattiva al contesto (CABAC). La versione attuale dell'IP implementa Baseline profile e utilizza CAVLC per la codifica entropica. Inoltre, l'IP supporta la codifica solo di I-Frames fino alla risoluzione 4K.
Caratteristiche
Il codificatore I-Frame H.264 supporta le seguenti funzionalità principali:
- Implementa la compressione sul formato video YCbCr 420
- È previsto l'input nel formato video YCbCr 422
- Supporta 8 bit per ciascun componente (Y, Cb e Cr)
- Supporta l'uscita flusso di byte NAL conforme all'allegato B ITU-T H.264
- Funzionamento autonomo, assistenza CPU o processore non richiesta
- Fattore di qualità QP configurabile dall'utente durante il tempo di esecuzione
- Calcolo alla velocità di 1 pixel per clock
- Supporta la compressione fino a una risoluzione di 4K (3840 × 2160) 60 fps
- Latenza minima (252 μs per full HD o 17 linee orizzontali)
- Supporta 2 e 4 fette
Famiglie supportate
L'encoder I-Frame H.264 4K supporta le seguenti famiglie:
- SoC FPGA PolarFire®
- FPGA PolarFire
Implementazione hardware
La figura seguente mostra il diagramma a blocchi IP dell'encoder I-Frame H.264 4K.
Figura 1-1. Diagramma a blocchi IP dell'encoder I-Frame H.264 4K
Ingressi e uscite
La tabella seguente elenca le porte di ingresso e uscita dell'encoder IP H.264 4K I-Frame.
Tabella 1-1. Porte di ingresso e uscita dell'encoder IP H.264 4K I-Frame
| Nome del segnale | Direzione | Larghezza | Descrizione |
| RESET_N | Ingresso | 1 | Segnale di ripristino asincrono attivo-basso al progetto. |
| PIX_CLK_I | Ingresso | 1 | Input clock con cui i pixel in ingresso sono sampguidato. |
| DDR_CLK_I | Ingresso | 1 | Orologio dal controller di memoria DDR. |
| HRES_I | Ingresso | 16 | Risoluzione orizzontale dell'immagine in ingresso. Deve essere multiplo di 16. |
| VRES_I | Ingresso | 16 | Risoluzione verticale dell'immagine in ingresso. Deve essere multiplo di 16. |
| QP_I | Ingresso | 6 | Fattore di qualità per la quantizzazione H.264. Il valore varia da 0 a 51 dove 0 rappresenta la qualità più alta e la compressione più bassa e 51 rappresenta la compressione più alta. |
| DATI0_O | Produzione | 16 | Output di dati codificati H.264 Slice0 che contiene l'unità NAL, l'intestazione Slice, SPS, PPS e i dati codificati dei blocchi macro. |
| DATA_VALID0_O | Produzione | 1 | Il segnale che indica che i dati codificati Slice0 sono validi. |
| DATI1_O | Produzione | 16 | Output di dati codificati H.264 Slice1 che contiene l'intestazione Slice e i dati codificati dei blocchi macro. |
| DATA_VALID1_O | Produzione | 1 | Il segnale che indica che i dati codificati Slice1 sono validi. |
| DATI2_O | Produzione | 16 | Output di dati codificati H.264 Slice2 che contiene l'intestazione Slice e i dati codificati dei blocchi macro. |
| DATA_VALID2_O | Produzione | 1 | Il segnale che indica che i dati codificati Slice2 sono validi. |
| ………..continua | |||
| Nome del segnale | Direzione | Larghezza | Descrizione |
| DATI3_O | Produzione | 16 | Output di dati codificati H.264 Slice3 che contiene l'intestazione Slice e i dati codificati dei blocchi macro. |
| DATA_VALID3_O | Produzione | 1 | Il segnale che indica che i dati codificati Slice3 sono validi. |
| DDR_LINE_GAP_I | Ingresso | 16 | Interlinea tra le linee orizzontali dell'immagine in ingresso nella memoria DDR. |
| FRAME_START_ADDR_I | Ingresso | 7/8 | Indirizzo del buffer del frame DDR. 7 bit quando il frame gap è configurato per 32 MB. 8 bit quando il frame gap è configurato per 16 MB. |
| FRAME_END_O | Produzione | 1 | Fine del flusso di bit H.264 per un frame. |
| Leggi le porte di interfaccia dell'arbitro del canale 0 | |||
| RDATA0_I | Ingresso | Larghezza dei dati di input | Leggi i dati dall'arbitro |
| RVALID0_I | Ingresso | 1 | Leggi i dati validi dall'arbitro |
| ARREADY0_I | Ingresso | 1 | Riconoscimento dell'arbitro |
| BUSER0_I | Ingresso | 1 | Completamento lettura |
| ARADDR0_O | Produzione | 32 | Indirizzo DDR da cui deve iniziare la lettura |
| ARVALID0_O | Produzione | 1 | Leggi la richiesta all'arbitro |
| ARSIZE0_O | Produzione | 8 | Leggere la dimensione del burst |
| Leggi le porte di interfaccia dell'arbitro del canale 1 | |||
| RDATA1_I | Ingresso | Larghezza dei dati di input | Leggi i dati dall'arbitro |
| RVALID1_I | Ingresso | 1 | Leggi i dati validi dall'arbitro |
| ARREADY1_I | Ingresso | 1 | Riconoscimento dell'arbitro |
| BUSER1_I | Ingresso | 1 | Completamento lettura |
| ARADDR1_O | Produzione | 32 | Indirizzo DDR da cui deve iniziare la lettura |
| ARVALID1_O | Produzione | 1 | Leggi la richiesta all'arbitro |
| ARSIZE1_O | Produzione | 8 | Leggere la dimensione del burst |
| Leggi le porte di interfaccia dell'arbitro del canale 2 | |||
| RDATA2_I | Ingresso | Larghezza dei dati di input | Leggi i dati dall'arbitro |
| RVALID2_I | Ingresso | 1 | Leggi i dati validi dall'arbitro |
| ARREADY2_I | Ingresso | 1 | Riconoscimento dell'arbitro |
| BUSER2_I | Ingresso | 1 | Completamento lettura |
| ARADDR2_O | Produzione | 32 | Indirizzo DDR da cui deve iniziare la lettura |
| ARVALID2_O | Produzione | 1 | Leggi la richiesta all'arbitro |
| ARSIZE2_O | Produzione | 8 | Leggere la dimensione del burst |
| Leggi le porte di interfaccia dell'arbitro del canale 3 | |||
| RDATA3_I | Ingresso | Larghezza dei dati di input | Leggi i dati dall'arbitro |
| RVALID3_I | Ingresso | 1 | Leggi i dati validi dall'arbitro |
| ………..continua | |||
| Nome del segnale | Direzione | Larghezza | Descrizione |
| ARREADY3_I | Ingresso | 1 | Riconoscimento dell'arbitro |
| BUSER3_I | Ingresso | 1 | Completamento lettura |
| ARADDR3_O | Produzione | 32 | Indirizzo DDR da cui deve iniziare la lettura |
| ARVALID3_O | Produzione | 1 | Leggi la richiesta all'arbitro |
| ARSIZE3_O | Produzione | 8 | Leggere la dimensione del burst |
Parametri di configurazione
Nella tabella seguente è riportata la descrizione dei parametri generici di configurazione utilizzati nell'implementazione hardware dell'Encoder I-Frame H.264 4K, che possono variare in base ai requisiti applicativi.
Tabella 1-2. Parametri di configurazione dell'encoder H.264 4K I-Frame
| Nome | Descrizione |
| 16x16_DC_INTRA_PREDIZIONE | Opzione per abilitare la previsione 16 x 16 intra dc insieme alla previsione 4 x 4 intra dc. |
| NUM_SLICES | Seleziona 2 porzioni per supportare 4K a 30 fps. Seleziona 4 sezioni per supportare 4K a 60 fps. |
| DDR_AXI_DATA_WIDTH | Selezionare la larghezza DATI del canale di lettura, che deve essere collegato all'IP dell'arbitro video. |
| FRAME_GAP | Seleziona la dimensione del frame buffer. Per 4K seleziona 32 MB. |
Configuratore IP
La figura seguente mostra il configuratore IP dell'encoder I-Frame H.264 4K.
Figura 1-2. Configurazione IP
Implementazione hardware dell'encoder IP I-Frame H.264 4K
L'IP del codificatore I-Frame H.264 4K divide ciascun fotogramma in 2/4 sezioni e codifica utilizzando il codificatore delle sezioni. La logica di lettura DDR prevede che i dati del frame nella memoria DDR siano in formato YCbCr 422. Lo spazio tra ogni linea orizzontale del frame nella memoria DDR deve essere specificato tramite l'input DDR_LINE_GAP_I. L'IP utilizza 422 formati come input e implementa la compressione in 420 formati. L'output Slice0 contiene anche l'intestazione SPS e PPS. Tutto il flusso di bit delle sezioni viene fornito separatamente. Tutti i flussi di bit in porzioni combinati insieme diventano il flusso di bit H.264 finale. La figura seguente mostra il diagramma a blocchi IP dell'encoder I-Frame H.264 4K.
Figura 1-3. Diagramma a blocchi IP dell'encoder I-Frame H.264 4K
La figura seguente mostra il diagramma a blocchi del codificatore di slice.
Figura 1-4. Diagramma a blocchi dell'encoder Slice
Descrizione del progetto Codificatore di fette
Questa sezione descrive i diversi moduli interni del codificatore di slice.
Corniciatore Matrix 16 x 16
Questo modulo incornicia i macroblocchi 16 x 16 per il componente Y secondo la specifica H.264. I buffer di linea vengono utilizzati per memorizzare 16 linee orizzontali di immagine di input e una matrice 16 x 16 viene inquadrata utilizzando registri a scorrimento.
Corniciatore Matrix 8 x 8
Questo modulo incornicia i blocchi macro 8 x 8 per il componente C secondo la specifica H.264 per i formati 420. I buffer di linea vengono utilizzati per memorizzare 8 linee orizzontali di immagine di input e una matrice 8 x 16 viene inquadrata utilizzando registri a scorrimento. Dalla matrice 8 x 16, i componenti Cb e Cr vengono separati per inquadrare ciascuna matrice 8 x 8.
Corniciatore Matrix 4 x 4
La trasformazione intera, la quantizzazione e la codifica CAVLC operano su un sottoblocco 4 x 4 all'interno di un macroblocco. Il framer della matrice 4 x 4 genera un sottoblocco 4 x 4 da un macroblocco 16 x 16 o 8 x 8. Questo generatore di matrici attraversa tutti i sottoblocchi di un macroblocco prima di passare al macroblocco successivo.
Previsione intra
H.264 utilizza varie modalità di intra-previsione per ridurre le informazioni in un blocco 4 x 4. Il blocco di intra-previsione nell'IP utilizza solo la previsione 4 x 4 o 16 x 16 DC. 16 x 16 viene utilizzato per valori QP superiori a 35 se la previsione intra-DC 16 x 16 è abilitata nel configuratore IP. La componente DC viene calcolata dai blocchi 4 x 4 o 16 x 16 adiacenti in alto e a sinistra.
Trasformazione intera
H.264 utilizza la trasformata coseno discreta intera in cui i coefficienti sono distribuiti attraverso la matrice di trasformata intera e la matrice di quantizzazione in modo tale che non vi siano moltiplicazioni o divisioni nella trasformata intera. La trasformata intera stage implementa la trasformazione utilizzando le operazioni di spostamento e aggiunta.
Quantizzazione
La quantizzazione moltiplica ciascuna uscita della trasformata intera con un valore di quantizzazione predeterminato definito dal valore di input dell'utente QP. L'intervallo del valore QP va da 0 a 51. Qualsiasi valore superiore a 51 è clamped a 51. Un valore QP inferiore denota una compressione inferiore e una qualità superiore e viceversa.
CAVLC
H.264 utilizza due tipi di codifica entropica: la codifica adattiva a lunghezza variabile del contesto (CAVLC) e la codifica aritmetica binaria adattiva al contesto (CABAC). L'IP utilizza CAVLC per codificare l'uscita quantizzata.
Generatore di intestazioni
Il blocco del generatore di intestazione genera le intestazioni dei blocchi, le intestazioni delle sezioni, l'insieme di parametri di sequenza (SPS), l'insieme di parametri dell'immagine (PPS) e l'unità NAL (Network Abstraction Layer) a seconda dell'istanza del frame video.
Generatore di flusso H.264
Il blocco generatore di flusso H.264 combina l'output CAVLC con le intestazioni per creare l'output codificato secondo il formato standard H.264.
Banco di prova
Viene fornito Testbench per verificare la funzionalità dell'encoder IP H.264 4K I-Frame.
Simulazione
La simulazione utilizza un'immagine 432 x 240 in formato YCbCr422 rappresentata da due files, ciascuno per Y e C come input e genera un H.264 con 4 slice file formato che contiene due fotogrammi.
I passaggi seguenti descrivono come simulare il core utilizzando il testbench:
- Vai al Catalogo SoC Libero® > View > Windows > Catalogo, quindi espandere Solutions-Video. Fare doppio clic su H264_4K_Iframe_Encoder, quindi fare clic su OK. L'IP H264_4K_Iframe-Encoder viene visualizzato nell'area di disegno SmartDesign.
Figura 2-1. Core IP dell'encoder I-Frame H.264 4K nel catalogo SoC Libero®
- Vai al Filescheda s e selezionare simulazione > Importa Files.
Figura 2-2. Importare Files
- Importa H264_sim_data_in_y.txt, H264_sim_data_in_c.txt e H264_refOut.txt files dal seguente percorso: ..\ \component\Microsemi\SolutionCore\ H264_4K_Iframe_Encoder\ \Stimolo.
- Per importare un diverso file, sfoglia la cartella che contiene il file richiesto filee fare clic su Apri. L'importato file è elencato in simulazione, vedere la figura seguente.
Figura 2-3. Importato Files
- Vai alla scheda Gerarchia di progettazione e fai clic con il pulsante destro del mouse su H264_4K_Iframe_Enc_C0 e seleziona Imposta come radice. Figura 2-4. Imposta come root
- Vai alla scheda Gerarchia degli stimoli e seleziona H264_4K_Iframe_Encoder_tb (H264_4K_Iframe_Encoder_tb. v) > Simula progettazione pre-synth > Apri in modo interattivo. L'IP è simulato per due frame. Figura 2-5. Simulazione della progettazione pre-sintesi
- ModelSim si apre con il banco di prova file come mostrato nella figura seguente.
Figura 2-6. Finestra di simulazione ModelSim
Importante: Se la simulazione viene interrotta a causa del limite di runtime specificato nel file .do file, utilizzare il comando run -all per completare la simulazione.
Licenza
- L'IP dell'encoder I-Frame H.264 4K è fornito solo in forma crittografata su licenza.
- Il codice sorgente RTL crittografato ha una licenza bloccata e deve essere acquistato separatamente. È possibile eseguire simulazione, sintesi, layout e programmazione del silicio FPGA (Field Programmable Gate Array) utilizzando la suite di progettazione Libero.
- La licenza di valutazione è fornita gratuitamente per verificare le funzionalità dell'encoder H.264. La licenza di valutazione scade dopo un'ora di utilizzo sull'hardware.
Istruzioni per l'installazione
- Il core deve essere installato nel software Libero SoC. Viene eseguito automaticamente tramite la funzione di aggiornamento del catalogo in
- Software Libero SoC o CPZ file può essere aggiunto manualmente utilizzando la funzione Aggiungi catalogo principale. Quando il CPZ file è installato in Libero, il core può essere configurato, generato e istanziato all'interno di SmartDesign per l'inclusione nel progetto Libero.
- Per ulteriori istruzioni sull'installazione del core, sulla licenza e sull'uso generale, consultare la Guida in linea del SoC Libero.
La tabella seguente elenca l'utilizzo delle risorse di asample Design IP dell'encoder I-Frame H.264 4K realizzato per PolarFire FPGA (pacchetto MPF300TS-1FCG1152I) e genera dati compressi utilizzando 4:2:2 sampling dei dati di input.
Tabella 5-1. Utilizzo delle risorse dell'IP dell'encoder I-Frame H.264 4K
| Elemento | 4 fette | 2 fette |
| 4LUT | 73588 | 37017 |
| DFF | 67543 | 33839 |
| LSRAM | 592 | 296 |
| µSRAM | 84 | 42 |
| Blocchi matematici | 89 | 45 |
| Interfaccia LUT a 4 ingressi | 25524 | 12780 |
| DFF di interfaccia | 25524 | 12780 |
Cronologia delle revisioni
La tabella della cronologia delle revisioni descrive le modifiche che sono state implementate nel documento. Le modifiche sono elencate per revisione, a partire dalla pubblicazione più recente.
Tabella 6-1. Cronologia delle revisioni
| Revisione | Data | Descrizione |
| A | 01/2023 | Versione iniziale. |
Supporto FPGA per microchip
Il gruppo di prodotti Microchip FPGA supporta i propri prodotti con vari servizi di supporto, tra cui Servizio clienti, Centro assistenza tecnica clienti, a websito e uffici vendite in tutto il mondo. Si consiglia ai clienti di visitare le risorse online di Microchip prima di contattare l'assistenza poiché è molto probabile che le loro domande abbiano già ricevuto risposta. Contattare il Centro Assistenza Tecnica tramite il websito a www.microchip.com/support. Menziona il numero di parte del dispositivo FPGA, seleziona la categoria di custodia appropriata e carica il design files durante la creazione di un caso di supporto tecnico. Contattare il servizio clienti per il supporto non tecnico del prodotto, come prezzi del prodotto, aggiornamenti del prodotto, informazioni sull'aggiornamento, stato dell'ordine e autorizzazione.
- Dal Nord America, chiamare 800.262.1060
- Dal resto del mondo, chiamare il 650.318.4460
- Fax, da qualsiasi parte del mondo, 650.318.8044
Informazioni sul microchip
Il microchip Websito
Microchip fornisce supporto online tramite il nostro websito www.microchip.com/. Questo webil sito è utilizzato per fare filee informazioni facilmente accessibili ai clienti. Alcuni dei contenuti disponibili includono:
- Supporto prodotto – Schede tecniche ed errata, note applicative e sampprogrammi, risorse di progettazione, guide per l'utente e documenti di supporto hardware, ultime versioni software e software archiviato
- Supporto tecnico generale – Domande frequenti (FAQ), richieste di supporto tecnico, gruppi di discussione online, elenco dei membri del programma dei partner di progettazione Microchip
- Affari di Microchip – Guide per la selezione e l'ordinazione dei prodotti, gli ultimi comunicati stampa di Microchip, l'elenco di seminari ed eventi, elenchi degli uffici vendite, dei distributori e dei rappresentanti delle fabbriche Microchip
Servizio di notifica di modifica del prodotto
Il servizio di notifica di modifica del prodotto di Microchip aiuta a mantenere i clienti aggiornati sui prodotti Microchip. Gli abbonati riceveranno una notifica via e-mail ogni volta che sono presenti modifiche, aggiornamenti, revisioni o errata relativi a una specifica famiglia di prodotti o strumento di sviluppo di interesse.
Per registrarsi, andare su www.microchip.com/pcn. e segui le istruzioni per la registrazione.
Assistenza clienti
Gli utenti dei prodotti Microchip possono ricevere assistenza attraverso diversi canali:
- Distributore o rappresentante
- Ufficio Commerciale Locale
- Ingegnere di soluzioni integrate (ESE)
- Supporto tecnico
I clienti devono contattare il loro distributore, rappresentante o ESE per ricevere supporto. Sono disponibili anche uffici vendite locali per aiutare i clienti. Un elenco di uffici vendite e sedi è incluso in questo documento.
Il supporto tecnico è disponibile tramite websito a: www.microchip.com/support.
Funzionalità di protezione del codice dei dispositivi a microchip
Si noti quanto segue in merito alla funzionalità di protezione del codice sui prodotti Microchip:
- I prodotti Microchip soddisfano le specifiche contenute nella rispettiva scheda tecnica Microchip.
- Microchip ritiene che la sua famiglia di prodotti sia sicura se utilizzata nel modo previsto, nel rispetto delle specifiche operative e in condizioni normali.
- Microchip apprezza e protegge in modo aggressivo i suoi diritti di proprietà intellettuale. I tentativi di violare le funzionalità di protezione del codice del prodotto Microchip sono severamente vietati e possono violare il Digital Millennium Copyright Act.
- Né Microchip né altri produttori di semiconduttori possono garantire la sicurezza del proprio codice. La protezione del codice non significa che garantiamo che il prodotto sia “indistruttibile”.
- La protezione del codice è in continua evoluzione. Microchip è impegnata a migliorare continuamente le caratteristiche di protezione del codice dei nostri prodotti.
Note legali
Questa pubblicazione e le informazioni ivi contenute possono essere utilizzate solo con i prodotti Microchip, anche per progettare, testare e integrare i prodotti Microchip con l'applicazione. L'uso di queste informazioni in qualsiasi altro modo viola questi termini. Le informazioni relative alle applicazioni del dispositivo sono fornite solo per comodità dell'utente e possono essere sostituite da aggiornamenti. È tua responsabilità assicurarti che la tua applicazione soddisfi le tue specifiche. Contattare l'ufficio vendite Microchip locale per ulteriore supporto o ottenere ulteriore supporto all'indirizzo www.microchip.com/en-us/support/design-help/client-support-services. QUESTE INFORMAZIONI SONO FORNITE DAL MICROCHIP “COSÌ COME SONO”. MICROCHIP NON FORNISCE ALCUNA DICHIARAZIONE O GARANZIA DI ALCUN TIPO, ESPLICITA O IMPLICITA, SCRITTA O ORALE, LEGALE O ALTRIMENTI, RELATIVA ALLE INFORMAZIONI COMPRESE, MA NON LIMITATE A, QUALSIASI GARANZIA IMPLICITA DI NON VIOLAZIONE, COMMERCIABILITÀ E IDONEITÀ PER UNO SCOPO PARTICOLARE, O GARANZIE RELATIVO ALLA SUA CONDIZIONE, QUALITÀ O PRESTAZIONI. IN NESSUN CASO MICROCHIP SARÀ RESPONSABILE PER PERDITE, DANNI, COSTI O SPESE INDIRETTI, SPECIALI, PUNITIVI, ACCIDENTALI O CONSEQUENZIALI DI QUALSIASI TIPO CONNESSI ALLE INFORMAZIONI O AL SUO UTILIZZO, COMUNQUE CAUSATO, ANCHE NEL CASO IN CUI MICROCHIP SIA STATA INFORMATA DELLA POSSIBILITÀ O DANNI PREVEDIBILI. NELLA MISURA MASSIMA CONSENTITA DALLA LEGGE, LA RESPONSABILITÀ TOTALE DI MICROCHIP PER TUTTI I RECLAMI IN QUALSIASI MODO CORRELATI ALLE INFORMAZIONI O AL SUO UTILIZZO NON SUPERERÀ L'IMPORTO DELLE QUOTE, EVENTUALMENTE, PAGATE DIRETTAMENTE A MICROCHIP PER LE INFORMAZIONI. L'uso dei dispositivi Microchip in applicazioni di supporto vitale e/o di sicurezza è interamente a rischio dell'acquirente, e l'acquirente si impegna a difendere, indennizzare e tenere indenne Microchip da qualsiasi danno, reclamo, causa o spesa derivante da tale utilizzo. Nessuna licenza viene concessa, implicitamente o in altro modo, ai sensi dei diritti di proprietà intellettuale di Microchip, salvo diversa indicazione.
Marchi
Il nome e il logo Microchip, il logo Microchip, Adaptec, AVR, logo AVR, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch, MediaLB, megaAVR, Microsemi, logo Microsemi, MOST, logo MOST, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, logo PIC32, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, logo SST, SuperFlash, Symmetricom , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron e XMEGA sono marchi registrati di Microchip Technology Incorporated negli Stati Uniti e in altri paesi. AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed Control, HyperLight Load, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, logo ProASIC Plus, QuietWire, SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime e ZL sono marchi registrati di Microchip Technology Incorporated negli Stati Uniti Adjacent Key Suppression, AKS, Analog-for-the-Digital Age, Any Capacitor, AnyIn, AnyOut, Augmented Switching , BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Dynamic Average Matching, DAM, ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, In-Circuit Serial Programming, ICSP, INICnet, Paralleling intelligente, IntelliMOS, connettività tra chip, JitterBlocker, Knob-on-Display, KoD, maxCrypto, maxView, membrana, Mindi, MiWi, MPASM, MPF, logo certificato MPLAB, MPLIB, MPLINK, MultiTRAK, NetDetach, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL ICE, Ripple Blocker, RTAX , RTG4, SAM ICE, Serial Quad I/O, mappa semplice, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, Trusted Time, TSHARC, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect e ZENA sono marchi di Microchip Technology Incorporated negli Stati Uniti e in altri paesi. SQTP è un marchio di servizio di Microchip Technology Incorporated negli Stati Uniti. Il logo Adaptec, Frequency on Demand, Silicon Storage Technology e Symmcom sono marchi registrati di Microchip Technology Inc. in altri paesi. GestIC è un marchio registrato di Microchip Technology Germany II GmbH & Co. KG, una filiale di Microchip Technology Inc., in altri paesi. Tutti gli altri marchi qui menzionati sono di proprietà delle rispettive società. © 2023, Microchip Technology Incorporated e sue controllate. Tutti i diritti riservati. ISBN: 978-1-6683-1888-1
Sistema di gestione della qualità
Per informazioni sui sistemi di gestione della qualità di Microchip, visitare www.microchip.com/qualità.
Vendite e assistenza in tutto il mondo
AMERICHE
Sede aziendale
- 2355 West Chandler Boulevard.
- Chandler, AZ 85224-6199
- Tel: Numero di telefono: 480-792-7200
- Fax: Numero di telefono: 480-792-7277
- Supporto tecnico: www.microchip.com/support.
- Web Indirizzo: www.microchip.com.
Atlanta
- Duluth, Georgia
- Tel: Numero di telefono: 678-957-9614
- Fax: Numero di telefono: 678-957-1455
Austin, Texas
Boston
- Westborough, MA
- Tel: Numero di telefono: 774-760-0087
- Fax: Numero di telefono: 774-760-0088
Chicago
- Itasca, IL
- Tel: Numero di telefono: 630-285-0071
- Fax: Numero di telefono: 630-285-0075
Dallas
- Addison, TX
- Tel: Numero di telefono: 972-818-7423
- Fax: Numero di telefono: 972-818-2924
Detroit
- Novi, MI
- Tel: Numero di telefono: 248-848-4000
Houston, Texas
Indianapolis
- Noblesville, Indiana
- Tel: Numero di telefono: 317-773-8323
- Fax: Numero di telefono: 317-773-5453
- Tel: Numero di telefono: 317-536-2380
Los Angeles
- Missione Viejo, California
- Tel: Numero di telefono: 949-462-9523
- Fax: Numero di telefono: 949-462-9608
- Tel: Numero di telefono: 951-273-7800
Raleigh, Carolina del Nord
Nuova York, Stati Uniti
San Jose, California
Canada – Toronto
ASIA/PACIFICO
- Australia – Sidney
- Tel: Numero di parte 61-2-9868-6733
- Cina – Pechino
- Tel: Numero di parte 86-10-8569-7000
- Cina – Chengdu
- Tel: Numero di parte 86-28-8665-5511
- Cina – Chongqing
- Tel: Numero di parte 86-23-8980-9588
- Cina – Dongguan
- Tel: Numero di parte 86-769-8702-9880
- Cina – Canton
- Tel: Numero di parte 86-20-8755-8029
- Cina – Hangzhou
- Tel: Numero di parte 86-571-8792-8115
- Cina – RAS di Hong Kong
- Tel: Numero di telefono: 852-2943-5100
- Cina – Nanchino
- Tel: Numero di parte 86-25-8473-2460
- Cina – Qingdao
- Tel: Numero di parte 86-532-8502-7355
- Cina – Shanghai
- Tel: Numero di parte 86-21-3326-8000
- Cina – Shenyang
- Tel: Numero di parte 86-24-2334-2829
- Cina – Shenzhen
- Tel: Numero di parte 86-755-8864-2200
- Cina – Suzhou
- Tel: Numero di parte 86-186-6233-1526
- Cina – Wuhan
- Tel: Numero di parte 86-27-5980-5300
- Cina – Xian
- Tel: Numero di parte 86-29-8833-7252
- Cina – Xiamen
- Tel: Numero di telefono: 86-592-2388138
- Cina – Zhuhai
- Tel: Numero di telefono: 86-756-3210040
© 2023 Microchip Technology Inc. e sue controllate DS50003486A-
Documenti / Risorse
 |
Core IP dell'encoder I-Frame 264K H.4 MICROCHIP [pdf] Guida utente Core IP codificatore I-Frame H.264 4K, H.264 4K, core IP codificatore I-Frame, core IP codificatore, core IP |
