MICROCHIP Interface v1.1 T Format Interface Uputstvo za upotrebu

Specifikacije
- Osnovna verzija: T-Format Interface v1.1
- Podržane porodice uređaja: PolarFire MPF300T
- Podržani tok alata: Libero softver
- Licenciranje: Šifrirani RTL kod je dostavljen, mora se kupiti zasebno
- Performanse: 200 MHz

Upute za upotrebu proizvoda

Instalacija IP Core
- Da biste instalirali IP jezgro u Libero SoC softver:
  - Ažurirajte IP katalog u Libero SoC softveru.
  - Preuzmite IP jezgro iz kataloga ako se ne ažurira automatski.
  - Konfigurirajte, generirajte i instancirajte jezgro unutar SmartDesign alata za uključivanje u projekat.
Korištenje uređaja
- T-Format Interface koristi resurse na sljedeći način:
  - LUTs: 236
  - DFF: 256
  - Performanse (MHz): 200

Korisnički vodič i dokumentacija
- Pogledajte priloženi korisnički vodič za detaljne informacije o parametrima interfejsa T-formata, signalima interfejsa, vremenskim dijagramima i simulaciji testnog stola.

FAQs

P: Kako dobiti licencu za T-Format Interface?
- A: T-Format Interface je licenciran sa šifriranim RTL-om koji se mora kupiti zasebno. Za više informacija pogledajte dokumentaciju T-Format Interface.

P: Koje su ključne karakteristike T-Format interfejsa?
- A: Ključne karakteristike T-Format interfejsa uključuju implementaciju IP Core u Libero Design Suite i kompatibilnost sa raznim Tamagawa proizvodima kao što su rotacioni koderi.

Uvod

(Postavi pitanje).

T-Format interfejs IP je dizajniran da obezbedi interfejs za FPGA za komunikaciju sa različitim kompatibilnim Tamagawa proizvodi kao što su rotacijski enkoderi.

Rezime
Sljedeća tabela daje sažetak karakteristika interfejsa T-formata.

Tabela 1. Karakteristike interfejsa T-formata.

Core Version	Ovaj dokument se odnosi na T-Format Interface v1.1.
Podržani uređaj	• PolarFire® SoC
Porodice	• PolarFire
	• RTG4^™
	• IGLOO® 2
	• SmartFusion® 2
Podržano Alat Protok	Zahtijeva Libero® SoC v11.8 ili novija izdanja.
Licenciranje	Kompletan šifrovani RTL kod je obezbeđen za jezgru, što omogućava instanciranje jezgre pomoću SmartDesign-a. Simulacija, sinteza i raspored se izvode sa Libero softverom. T-Format Interface je licenciran sa šifriranim RTL-om koji se mora kupiti zasebno. Za više informacija pogledajte T-Format Interface.

Karakteristike

T-Format Interface ima sljedeće ključne karakteristike:
Prenosi i prima serijske podatke sa fizičkog sloja (RS-485 interfejs)

Poravnava podatke prema T-formatu i pruža ove podatke kao registre koje čitaju sljedeći blokovi
Eksterni uređaj izvještava o provjerama grešaka, kao što su paritet, neusklađenost cikličke redundansne provjere (CRC), greške u prijenosu i tako dalje.

Pruža funkciju alarma koja se aktivira ako broj kvarova premašuje konfigurirani prag
Osigurava portove za vanjski blok generatora CRC-a tako da korisnik modificira CRC polinom ako je potrebno

Implementacija IP Core u Libero Design Suite

IP jezgro mora biti instalirano u IP katalogu Libero SoC softvera.
Ovo se radi automatski putem funkcije ažuriranja IP kataloga u Libero SoC softveru ili se IP jezgro ručno preuzima iz kataloga.
Jednom kada se IP jezgro instalira u Libero SoC softverski IP katalog, jezgro se konfiguriše, generiše i instancira unutar SmartDesign alata za uključivanje u listu Libero projekata.

Korištenje uređaja i performanse

Sljedeća tabela navodi korištenje uređaja koji se koristi za T-Format Interface.
Tabela 2. Korištenje interfejsa T-formata

Detalji uređaja		Resursi		Performanse (MHz)	RAM-ovi		Math Blocks	Chip Globals
Porodica	Uređaj	LUTs	DFF	Performanse (MHz)	LSRAM	μSRAM	Math Blocks	Chip Globals
PolarFire® SoC	MPFS250T	248	256	200	0	0	0	0
PolarFire	MPF300T	236	256	200	0	0	0	0
SmartFusion® 2	M2S150	248	256	200	0	0	0	0

Važno:

Podaci u ovoj tabeli su uhvaćeni upotrebom tipičnih postavki sinteze i izgleda. CDR referentni izvor takta je postavljen na Namjenski s nepromijenjenim vrijednostima ostalih konfiguratora.
Takt je ograničen na 200 MHz dok se izvodi analiza vremena kako bi se postigli brojevi performansi.

Funkcionalni opis

Ovaj odjeljak opisuje detalje implementacije T-Format Interface.
Sljedeća slika prikazuje blok dijagram najviše razine T-Format Interface.

Slika 1-1. Blok dijagram najvišeg nivoa IP interfejsa T-formata

Za potpune detalje o T-Formatu, pogledajte Tamagawa. datasheets. Sljedeća tabela navodi različite naredbe koje se koriste za traženje podataka od vanjskog uređaja i njihove funkcije, kao i broj polja podataka vraćenih za svaku naredbu.

Tabela 1-1. Komande za kontrolno polje

ID komande	Funkcija	Broj polja podataka u primljenom okviru
0	Ugao rotora (očitani podaci)	3
1	Podaci za više okreta (čitanje podataka)	3
2	ID kodera (čitanje podataka)	1
3	Podaci o kutu rotora i višestrukim okretajima (čitanje podataka)	8
7	Reset	3
8	Reset	3
C	Reset	3

Sljedeća slika prikazuje blok dijagram na nivou sistema T-Format Interface.

Slika 1-2. Blok dijagram T-formata interfejsa

Sljedeća slika prikazuje funkcionalni blok dijagram T-Format sučelja.

Slika 1-3. Funkcionalni blok dijagram IP interfejsa T-formata

Svaka komunikacijska transakcija u T-formatu počinje prijenosom kontrolnog okvira (CF) od zahtjevatelja, nakon čega slijedi okvir primljen od vanjskog uređaja. Blok TF Transmitter generiše serijske podatke koji se šalju na eksterni uređaj. Takođe generiše opcioni tx_en_o signal koji je potreban nekim RS-485 pretvaračima. Enkoder prima prenesene podatke i prenosi okvir serijskih podataka na IP, koji se prima u rx_i ulazni port IP bloka. Blok TF_CF_DET prvo detektuje kontrolno polje i identifikuje ID vrijednost. Dužina podataka se određuje na osnovu primljene ID vrijednosti, a naredna polja se primaju i pohranjuju u odgovarajuće registre koristeći blok TF_DATA_READ. Nakon što su kompletni podaci pohranjeni, podaci u svim poljima osim polja CRC šalju se vanjskom bloku CRC generatora, a izračunati CRC generiran ovim blokom se upoređuje sa primljenim CRC-om. Neke od drugih grešaka se također provjeravaju, a signal done_o se potvrđuje ('1' za jedan ciklus sys_clk_i) nakon svake transakcije bez greške.

Error Handling

Blok identificira sljedeće greške:
- Greška parnosti u primljenom kontrolnom polju
- Loš startni niz u primljenom kontrolnom polju
- Nepotpuna poruka u kojoj je RX linija zaglavljena na 0 ili na 1
- CRC neusklađenost između podataka u primljenom CRC polju i izračunatom CRC-u
- Greške u prenosu kao što su greška pariteta ili greška u razgraničenju u prenošenom CF-u, kao što se čita iz bita 6 i bita 7 statusnog polja (pogledajte Tamagawa tabelu sa podacima).

Ove greške, kada ih identifikuje blok, rezultiraju povećanjem brojača grešaka. Kada vrijednost brojača greške premaši konfiguriranu vrijednost praga (konfiguriranu pomoću g_FAULT_THRESHOLD), alarm_o izlaz se potvrđuje. Alarmni izlaz se poništava kada je alarm_clr_i ulaz visok za jedan period sys_clk_i. Signal tf_error_o se koristi za prikaz vrste greške koja se dogodila. Ovi podaci se vraćaju na 0 kada započne sljedeća transakcija (start_i je '1'). Sljedeća tabela opisuje različite greške i njihovu odgovarajuću poziciju bita u registru tf_error_o.

Tabela 1-2. tf_error_o Opis registra

Bit	Funkcija
5	Greška graničnika TX – kao što je naznačeno u bitu 7 statusnog polja
4	Greška pariteta TX – kao što je naznačeno u bitu 6 statusnog polja
3	CRC neusklađenost između CRC polja primljenog od podređenog i izračunatih CRC podataka
2	Nepotpuna poruka – greška graničnika koja rezultira timeoutom
1	Loš startni niz u primljenom kontrolnom polju – “0010” nije primljeno prije isteka vremena
0	Greška pariteta u primljenom kontrolnom polju

Parametri interfejsa T-formata i signali interfejsa

Ovaj odjeljak govori o parametrima u GUI konfiguratoru sučelja T-Format i I/O signalima.

Postavke konfiguracije

Sljedeća tablica navodi opis konfiguracijskih parametara koji se koriste u hardverskoj implementaciji
T-Format Interface. Ovo su generički parametri i variraju u skladu sa zahtjevima aplikacije.

Naziv signala	Opis
g_TIMEOUT_TIME	Definira vrijeme čekanja između uzastopnih polja u okviru u više sys_clk_i perioda.
g_FAULT_THRESHOLD	Definira graničnu vrijednost greške – alarm_o se potvrđuje kada brojač greške premaši ovu vrijednost.

Ulazi i izlazi signali
Sljedeća tabela navodi ulazne i izlazne portove T-Format Interface.

Tabela 2-2. Ulazi i izlazi interfejsa T-formata

Naziv signala	Smjer	Opis
reset_i	Input	Aktivan niski asinhroni signal za resetiranje za dizajn
sys_clk_i	Input	Sistemski sat
ref_clk_i	Input	Referentni takt, 2.5MHz*
start_i	Input	Početni signal za pokretanje transakcije u T-formatu – mora biti '1' za jedan ciklus sys_clk_i
alarm_clr_i	Input	Jasan signal alarma – mora biti '1' za jedan sys_clk_i ciklus
rx_i	Input	Serijski unos podataka iz enkodera
crc_done_i	Input	Gotov signal iz vanjskog CRC bloka – mora biti '1' za jedan sys_clk_i ciklus
cmd_i	Input	ID ControlField koji se šalje koderu
crc_calc_i	Input	Izlaz bloka CRC Generator sa obrnutim bitovima, odnosno crc_gen(7) -> crc_calc_i (0), crc_gen(6)-> crc_calc_i(1), .. crc_gen(0)-> crc_calc_i(7)
tx_o	Izlaz	Serijski izlaz podataka u koder
tx_en_o	Izlaz	Signal za omogućavanje prijenosa – postaje visok kada je prijenos u toku
done_o	Izlaz	Signal obavljene transakcije – afirmira se kao impuls širine jednog ciklusa sys_clk_i
alarm_o	Izlaz	Alarmni signal – potvrđuje se kada je broj pojavljivanja kvara jednak graničnoj vrijednosti konfiguriranoj u g_FAULT_THRESHOLD
start_crc_o	Izlaz	Startni signal za blok generiranja CRC-a

Naziv signala	Smjer	Opis
data_crc_o	Izlaz	Podaci za blok generisanja CRC-a – podaci su dati kao: {CF, SF, D0, D1, D2, .. D7} bez razgraničenja. U slučaju kraćih poruka (gdje samo D0-D2 imaju podatke), ostala polja D3-D7 se uzimaju kao 0
tf_error_o	Izlaz	TF registar grešaka
id_o	Izlaz	ID vrijednost iz kontrolnog polja u primljenom okviru*
sf_o	Izlaz	Statusno polje iz primljenog okvira*
d0_o	Izlaz	D0polje iz primljenog okvira*
d1_o	Izlaz	D1polje iz primljenog okvira*
d2_o	Izlaz	D2polje iz primljenog okvira*
d3_o	Izlaz	D3polje iz primljenog okvira*
d4_o	Izlaz	D4polje iz primljenog okvira*
d5_o	Izlaz	D5polje iz primljenog okvira*
d6_o	Izlaz	D6polje iz primljenog okvira*
d7_o	Izlaz	D7polje iz primljenog okvira*
crc_o	Izlaz	CRC polje iz primljenog okvira*

Napomena: Za više informacija pogledajte Tamagawa datasheet.

Vremenski dijagrami

Ovaj odeljak govori o vremenskim dijagramima interfejsa T-formata.

Sljedeća slika prikazuje normalnu transakciju T-formata. Done_o signal se generiše na kraju svake transakcije bez greške, a signal tf_error_o ostaje na 0.

Slika 3-1. Vremenski dijagram – normalna transakcija

Sljedeća slika prikazuje transakciju u T-formatu sa CRC greškom. Signal done_o nije generiran, a signal tf_error_o je 8, što ukazuje da je došlo do neusklađenosti CRC-a. Signal done_o se generiše ako sljedeća transakcija nema nikakvu grešku.

Slika 3-2. Vremenski dijagram – CRC greška

Testbench

Za provjeru i testiranje interfejsa T-formata koji se naziva korisnički test-bench koristi se objedinjena testna stanica. Testbench je osiguran za provjeru funkcionalnosti T-Format Interface IP-a.

Simulacija
Sljedeći koraci opisuju kako simulirati jezgro pomoću testbench-a:

Otvorite Libero SoC aplikaciju, kliknite karticu Libero SoC Katalog, proširite Solutions-MotorControl
Dvaput kliknite na T-Format Interface, a zatim kliknite na OK. Dokumentacija povezana sa IP-om je navedena pod Dokumentacija.
- Važno: Ako ne vidite karticu Katalog, idite na View Windows meni i kliknite na Katalog da biste ga učinili vidljivim.
- Slika 4-1. T-Format Interface IP Core u Libero SoC katalogu
Na kartici Hijerarhija stimulansa kliknite desnim tasterom miša na testbench (t_format_interface_tb.v), pokažite na Simuliraj dizajn pre sinteze, a zatim kliknite na Open Interactively.
- Važno: Ako ne vidite karticu Hijerarhija stimulansa, idite na View > Windows meni i kliknite Hijerarhija stimulansa da biste ga učinili vidljivim.
- Slika 4-2. Simulacija predsinteznog dizajna
- ModelSim se otvara sa testbom file kao što je prikazano na sljedećoj slici.
- Slika 4-3. ModelSim Simulation Window
- Važno: Ako je simulacija prekinuta zbog ograničenja vremena izvođenja navedenog u do file, koristite naredbu run -all da dovršite simulaciju.

Istorija revizija

Historija revizija opisuje promjene koje su implementirane u dokument. Promjene su navedene po reviziji, počevši od najnovije publikacije.

Tabela 5-1. Istorija revizija

Revizija

Datum

Opis

02/2023

Slijedi lista izmjena u reviziji A dokumenta:

• Migrirao dokument na Microchip šablon.

• Ažuriran je broj dokumenta na DS50003503A sa 50200812.

• Dodato 3. Vremenski dijagrami.

• Dodato 4. Testbench.

1.0

02/2018

Revizija 1.0 je bila prva publikacija ovog dokumenta.

Microchip FPGA podrška

Microchip FPGA grupa proizvoda podržava svoje proizvode raznim uslugama podrške, uključujući korisničku podršku, centar za tehničku podršku za korisnike, websajtu i prodajnim kancelarijama širom sveta.
Korisnicima se predlaže da posjete Microchip online resurse prije nego kontaktiraju podršku jer je vrlo vjerovatno da su na njihova pitanja već odgovoreno.

Kontaktirajte centar za tehničku podršku putem website at www.microchip.com/support. Spomenite FPGA uređaj
Broj dijela, odaberite odgovarajuću kategoriju kućišta i otpremite dizajn files dok kreirate slučaj tehničke podrške.
Obratite se korisničkoj službi za netehničku podršku za proizvode, kao što su cijene proizvoda, nadogradnje proizvoda, ažurirane informacije, status narudžbe i autorizacija.
- Iz Sjeverne Amerike pozovite 800.262.1060
- Iz ostatka svijeta pozovite 650.318.4460
- Fax, sa bilo kojeg mjesta na svijetu, 650.318.8044

Informacije o mikročipu

Microchip Website

Microchip pruža online podršku putem naše website at www.microchip.com/. Ovo webstranica se koristi za izradu filei informacije koje su lako dostupne kupcima. Neki od dostupnih sadržaja uključuju:

Podrška za proizvode – Podaci i greške, napomene o aplikaciji i slample programi, resursi za dizajn, korisnički vodiči i dokumenti za podršku hardveru, najnovija izdanja softvera i arhivirani softver

Opšta tehnička podrška – Često postavljana pitanja (FAQ), zahtjevi za tehničku podršku, online diskusione grupe, popis članova Microchip partnerskog programa za dizajn
Poslovanje Microchipa – Izbor proizvoda i vodiči za naručivanje, najnovija Microchip saopštenja za javnost, popis seminara i događaja, popisi Microchip prodajnih ureda, distributera i predstavnika tvornice

Usluga obavještavanja o promjeni proizvoda
Microchipova usluga obavještavanja o promjeni proizvoda pomaže korisnicima da budu u toku sa Microchip proizvodima. Pretplatnici će primati obavještenje putem e-pošte kad god dođe do promjena, ažuriranja, revizija ili grešaka u vezi sa određenom porodicom proizvoda ili razvojnim alatom od interesa. Za registraciju idite na www.microchip.com/pcn. i slijedite upute za registraciju.

Korisnička podrška

Korisnici Microchip proizvoda mogu dobiti pomoć na nekoliko kanala:

Distributer ili predstavnik
Lokalna prodajna kancelarija

Inženjer za ugrađena rješenja (ESE)
Tehnička podrška

Kupci bi trebali kontaktirati svog distributera, predstavnika ili ESE za podršku. Lokalni prodajni uredi su također dostupni za pomoć kupcima. Spisak prodajnih ureda i lokacija uključen je u ovaj dokument. Tehnička podrška je dostupna putem webstranica na: www.microchip.com/support.

Funkcija zaštite koda uređaja Microchip

Obratite pažnju na sljedeće detalje funkcije zaštite koda na Microchip proizvodima:

Microchip proizvodi ispunjavaju specifikacije sadržane u njihovom posebnom Microchip Data Sheet.

Microchip vjeruje da je njegova porodica proizvoda sigurna kada se koristi na predviđeni način, u okviru operativnih specifikacija i pod normalnim uvjetima.
Microchip vrednuje i agresivno štiti svoja prava intelektualnog vlasništva. Pokušaji kršenja karakteristika zaštite koda Microchip proizvoda su strogo zabranjeni i mogu predstavljati kršenje Digital Millennium Copyright Act.
Ni Microchip ni bilo koji drugi proizvođač poluprovodnika ne može garantirati sigurnost svog koda. Zaštita kodom ne znači da jamčimo da je proizvod „nelomljiv“.

Zaštita koda se stalno razvija. Microchip je posvećen kontinuiranom poboljšanju karakteristika zaštite koda naših proizvoda.

Pravna obavijest

Ova publikacija i informacije ovdje mogu se koristiti samo s Microchip proizvodima, uključujući dizajniranje, testiranje i integraciju Microchip proizvoda u vašu aplikaciju. Upotreba ovih informacija na bilo koji drugi način krši ove uslove. Informacije o aplikacijama uređaja date su samo za vašu udobnost i mogu biti zamijenjene ažuriranjima. Vaša je odgovornost osigurati da vaša aplikacija ispunjava vaše specifikacije. Obratite se lokalnom prodajnom uredu Microchipa za dodatnu podršku ili potražite dodatnu podršku na www.microchip.com/en-us/support/design-help/client-support-services.

OVE INFORMACIJE DAJE MIKROČIP „KAKO JESU“. MICROCHIP NE DAJE NIKAKVE IZJAVE ILI GARANCIJE BILO IZRIČITE ILI PODRAZUMEVANE, PISMENE ILI USMENE, ZAKONODAVNE ILI DRUGIH, KOJE SE ODNOSE NA INFORMACIJE UKLJUČUJUĆI, ALI NE OGRANIČENO NA BILO KOJI IMPLICIRANI, NEZVEDENI UPOZORENJE ESS ZA ODREĐENU SVRHU ILI GARANCIJE VEZANO ZA NJEGOVO STANJE, KVALITET ILI PERFORMANSE. MIKROČIP NEĆE BITI ODGOVORAN ZA BILO KAKVE INDIREKTNE, POSEBNE, KAZNENE, SLUČAJNE ILI POSLEDIČNE GUBITKE, ŠTETE, TROŠKOVE ILI TROŠKOVE BILO KOJE KOJI SE ODNOSE NA BILO KAKVE INFORMACIJE, ILI KOJI SAM BIO HR SAVETOVANO ZA MOGUĆNOST ILI ŠTETE SU PREDVIĐENI. U NAJVEĆOJ MJERI DOZVOLJENO ZAKONOM, UKUPNA ODGOVORNOST MICROCHIP-a PO SVIM POTRAŽIVANJU NA BILO KOJI NAČIN KOJI SE ODNOSE NA INFORMACIJE ILI NJIHOVO KORIŠTENJE NEĆE PREMAŠITI BROJ NAKNADA, AKO IMA, KOJE STE PLATILI MIR DI.
Upotreba Microchip uređaja u aplikacijama za održavanje života i/ili sigurnost je u potpunosti na rizik kupca, a kupac se slaže da će braniti, obeštetiti i držati Microchip bezopasnim od bilo kakve štete, potraživanja, tužbi ili troškova proizašlih iz takve upotrebe. Nikakve licence se ne prenose, implicitno ili na drugi način, pod bilo kojim Microchipovim pravima intelektualnog vlasništva osim ako nije drugačije navedeno.

Trademarks

Naziv i logotip Microchipa, Microchip logo, Adaptec, AVR, AVR logo, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkTouchlus, mama MediaLB, megaAVR, Microsemi, Microsemi logo, MOST, MOST logo, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 logo, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST Logo, SuperFlash, Sym , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron i XMEGA su registrovani zaštitni znakovi kompanije Microchip Technology Incorporated u SAD-u i drugim zemljama. AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed Control, HyperLight Load, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus logo, Quiet- Wire, SmartFusion SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime i ZL su registrovani zaštitni znakovi kompanije Microchip Technology Incorporated in the USA Adjacent Key Suppression, AKS, Analog-for-the-Digital Age, Any Capacitor, AnyIn, AnyOut, Augmented Switching , BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Dynamic Average Matching, DAM, ECAN, Espresso T1S, Etherirridge Grid InTime, Etherirridge, InTime Series, INGREENCB, , Inteligentno paralelno povezivanje, IntelliMOS, Inter-Chip povezivanje, JitterBlocker, Knob-on-Display, KoD, maxCrypto, maxView, membrana, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, MultiTRAK, NetDetach, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL Blocker, RippRTle Blocker, RippRT , RTG4, SAM ICE, Serial Quad I/O, jednostavna mapa, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, Trusted Time, TSHARC, USBSense, Vari VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect i ZENA su zaštitni znakovi kompanije Microchip Technology Incorporated u SAD-u i drugim zemljama. SQTP je uslužni znak kompanije Microchip Technology Incorporated u SAD. Adaptec logo, Frequency on Demand, Silicon Storage Technology i Symmcom su registrovani zaštitni znakovi Microchip Technology Inc. u drugim zemljama. GestIC je registrovani zaštitni znak Microchip Technology Germany II GmbH & Co. KG, podružnice Microchip Technology Inc., u drugim zemljama. Svi ostali žigovi koji se ovdje spominju su vlasništvo njihovih odgovarajućih kompanija. © 2023, Microchip Technology Incorporated i njegove podružnice. Sva prava zadržana. ISBN: 978-1-6683-2140-9

Sistem upravljanja kvalitetom

Za informacije u vezi Microchipovih sistema upravljanja kvalitetom, posjetite www.microchip.com/quality.

Prodaja i servis širom svijeta

AMERIKA
- Corporate Office
  - 2355 West Chandler Blvd.
  - Chandler, AZ 85224-6199
  - Tel: 480-792-7200
  - faks: 480-792-7277
- tehnička podrška:
  - www.microchip.com/support.
- Web Adresa:
  - www.microchip.com.
- Atlanta
  - Duluth, GA
  - Tel: 678-957-9614
  - faks: 678-957-1455
- Austin, TX
  - Tel: 512-257-3370
- Boston
  - Westborough, MA
  - Tel: 774-760-0087
  - faks: 774-760-0088
- Chicago
  - Itasca, IL
  - Tel: 630-285-0071
  - faks: 630-285-0075
- Dallas
  - Addison, Teksas
  - Tel: 972-818-7423
  - faks: 972-818-2924
- Detroit
  - Novi, MI
  - Tel: 248-848-4000
  - Hjuston, Teksas
  - Tel: 281-894-5983
- Indianapolis
  - Noblesville, IN
  - Tel: 317-773-8323
  - faks: 317-773-5453
  - Tel: 317-536-2380
- Los Angeles
  - Misija Viejo, CA
  - Tel: 949-462-9523
  - faks: 949-462-9608
  - Tel: 951-273-7800
  - Raleigh, NC
  - Tel: 919-844-7510
- New York, NY
  - Tel: 631-435-6000
- San Jose, CA
  - Tel: 408-735-9110
  - Tel: 408-436-4270
- Kanada – Toronto
  - Tel: 905-695-1980
  - faks: 905-695-2078

Dokumenti / Resursi

MICROCHIP Interface v1.1 T Format Interface [pdf] Korisnički priručnik
Interfejs v1.1 T Format Interface, Interface v1.1, T Format Interface, Format Interface, Interface

Reference

Uputstvo za upotrebu

MICROCHIP Interface v1.1 T Format Interface

Informacije o proizvodu