Ghi chú phát hành bộ thiết kế nhúng intel Nios II
Ghi chú phát hành bộ công cụ thiết kế nhúng Nios II
Các ghi chú phát hành này bao gồm các phiên bản từ 13.1 đến 15.0 của Bộ thiết kế nhúng Altera® Nios® II (EDS). Các ghi chú phát hành này mô tả lịch sử sửa đổi của Nios II EDS. Để có danh sách lỗi gần đây nhất của Nios II EDS, hãy tìm kiếm Cơ sở Kiến thức trong phần Hỗ trợ trên Altera webđịa điểm. Bạn có thể sử dụng Cơ sở Kiến thức để tìm kiếm lỗi dựa trên phiên bản sản phẩm bị ảnh hưởng và các tiêu chí khác.
Thông tin liên quan Cơ sở kiến thức Altera
Lịch sử sửa đổi sản phẩm
Bảng sau đây hiển thị lịch sử sửa đổi của Nios II EDS.
Lịch sử sửa đổi bộ thiết kế nhúng Nios II
Để biết thêm thông tin về các tính năng của Nios II EDS, hãy tham khảo sổ tay Nios II.
Tập đoàn Intel. Đã đăng ký Bản quyền. Intel, logo Intel và các nhãn hiệu khác của Intel là các nhãn hiệu của Intel Corporation hoặc các công ty con của Intel. Intel đảm bảo hiệu suất của FPGA và các sản phẩm bán dẫn của mình theo các thông số kỹ thuật hiện tại phù hợp với bảo hành tiêu chuẩn của Intel, nhưng có quyền thực hiện các thay đổi đối với bất kỳ sản phẩm và dịch vụ nào vào bất kỳ lúc nào mà không cần thông báo. Intel không chịu trách nhiệm hoặc nghĩa vụ pháp lý phát sinh từ việc áp dụng hoặc sử dụng bất kỳ thông tin, sản phẩm hoặc dịch vụ nào được mô tả ở đây trừ khi được Intel đồng ý rõ ràng bằng văn bản. Khách hàng của Intel nên lấy phiên bản mới nhất của thông số kỹ thuật của thiết bị trước khi dựa vào bất kỳ thông tin nào được công bố và trước khi đặt hàng sản phẩm hoặc dịch vụ. * Các tên và thương hiệu khác có thể được coi là tài sản của người khác.
Thông tin liên quan
- Cẩm nang tham khảo bộ xử lý cổ điển Nios II
- Sổ tay dành cho nhà phát triển phần mềm Nios II Classic
- Cẩm nang tham khảo bộ xử lý Nios II Gen2
- Sổ tay dành cho nhà phát triển phần mềm Nios II Gen2
Cập nhật Nios II EDS v15.0
Phiên bản v15.0 Nios II EDS bao gồm các tính năng mới và nâng cao sau:
- Trình điều khiển HAL bộ chuyển đổi tương tự sang số (ADC) MAX 10 mới
- Trình điều khiển HAL Giao diện ngoại vi nối tiếp được xếp hàng đợi (QSPI) mới
- Các cải tiến đối với Trình điều khiển MAX 10 ADC HAL
- Chuỗi công cụ Nios II GNU được nâng cấp lên v4.9.1
- Cải thiện hỗ trợ tối ưu hóa thời gian liên kết (-flto)— Kiểm soát nhiều hơn đối với tối ưu hóa con trỏ chung bằng cách sử dụng mgpopt=[none, local, Global, data, all]
- Kiểm tra con trỏ null (mới trong GNU v4.9.1) có thể bị tắt bằng –fno-delete-null-pointer-checks
- Các thành phần chuỗi công cụ và nhân Linux của Nios II đã được chấp nhận ngược dòng High-profile vấn đề được giải quyết:
- Đã khắc phục sự cố trình điều khiển EPCQ HAL
- Đã sửa lỗi trình tạo newlib tùy chỉnh trong thiết bị đầu cuối Windows Nios II
- stdin hiện hoạt động chính xác trên Windows
Cập nhật Nios II EDS v14.1
Lõi bộ xử lý Nios II Gen2
Phiên bản cuối cùng của Nios II là 14.0 và được đặt tên là Nios II Classic. Các phiên bản Nios II sau bản dựng này được gọi là Nios II Gen2. Bộ xử lý Nios II Gen2 tương thích nhị phân với bộ xử lý Nios II Classic nhưng có các tính năng mới sau:
- Tùy chọn cho dải địa chỉ 64 bit
- Vùng bộ nhớ ngoại vi tùy chọn
- Hướng dẫn số học nhanh hơn và xác định hơn
IP nhúng mới cho 14.1
Danh sách IP mới bao gồm:
- IP bộ chuyển đổi Ethernet HPS – IP này cho phép bạn gán các chân I/O Ethernet HPS
sang các chân I/O của FPGA và chuyển đổi chúng từ định dạng GMII sang RGMII hoặc SGMII.
Ghi chú: Điều này rất hữu ích nếu bạn bị giới hạn về pin bởi I/O HPS. - Lõi IP dành riêng cho dòng thiết bị mới:
- Arria 10 – IP theo dõi TPIU. Trace là công cụ tối ưu trong việc gỡ lỗi phần mềm thời gian chạy, giống như Signaltap dành cho phát triển FPGA. IP này cho phép các nhà phát triển xuất tín hiệu gỡ lỗi theo dõi ARM® Cortex™-A9 sang các chân bên ngoài để các mô-đun gỡ lỗi theo dõi như Lauterbach® hoặc ARM Dstream có thể được kết nối với A10 SoC Cortex-A9.
- Max 10 – IP mới cung cấp giao diện tương thích Qsys cho Max10 ADC và flash người dùng. Những IP mới này được sử dụng trong Max10 example thiết kế. Bản phát hành 14.1 có ex mớiampcác thiết kế thể hiện:
- Chế độ ngủ tối đa 10, cho các ứng dụng năng lượng thấp
- I/O analog dành cho nhà phát triển muốn sử dụng ADC tích hợp
- Khả năng cấu hình kép từ bộ nhớ flash cấu hình trên chip Max 10 Các thiết kế tham chiếu hệ thống vàng Cyclone® V và ArriaV SoC (GSRD) cũng đã được cập nhật để hỗ trợ các bản phát hành 14.1 ACDS và SoC EDS, điều này có nghĩa là chúng sẽ tự động bao gồm SoC sửa lỗi phần mềm trong 14.1 giống như cách giải quyết PLL trong trình tải trước.
Hỗ trợ máy chủ 64-bit được nâng cao
Trong bản phát hành này, khả năng 64-bit đã được thêm vào các công cụ sau:
- Máy chủ nios64-gdb 2-bit
- Lập trình viên nios64-flash 2-bit
- Thiết bị đầu cuối nios64 2-bit
Ghi chú: Trong ACDS, ít nhất hai máy chủ GDB và hai bộ lập trình flash được cung cấp.
Nâng cấp lên Môi trường Eclipse
Môi trường Eclipse đã được nâng cấp lên phiên bản 4.3 để mang lại những lợi ích của môi trường mới hơn cho bộ phát triển Nios II. Có sự khác biệt về tùy chọn dòng lệnh giữa GCC v4.8.3 và phiên bản được hỗ trợ trước đó. Nếu bạn có một dự án hiện có được tạo bằng phiên bản trước, bạn cần cập nhật nhãn hiệu của mìnhfiles hoặc tạo lại gói hỗ trợ bảng (BSP) của bạn. Tổ chức Phần mềm Miễn phí cung cấp các bản tải xuống có sẵn trong Tải xuống GCC và ghi chú phát hành GCC đầy đủ có sẵn trong Bản phát hành GCC.
Thông tin liên quan http://gcc.gnu.org/
Nâng cấp lên Chuỗi công cụ Nios II GNU
Các công cụ sau đã được nâng cấp:
- GCC lên phiên bản 4.8.3
- Đã bật tối ưu hóa thời gian liên kết ([flto])
- GDB lên phiên bản 7.7
- newlib lên phiên bản 1.18
Môi trường xây dựng trên nền tảng máy chủ Windows đã được tối ưu hóa để mang lại thời gian xây dựng nhanh hơn. Dành cho người yêu cũample, xây dựng cơ bản webứng dụng máy chủ bây giờ mất một phần ba thời gian so với trước đây.
Hỗ trợ bổ sung cho Max10
Trong bản phát hành này, có thêm hỗ trợ cho Max10 thông qua việc bổ sung hỗ trợ khởi tạo bộ nhớ và tải khởi động cho bộ nhớ flash của người dùng. Có phiên bản beta của phiên bản mới file tiện ích chuyển đổi, được gọi là alt-file-convert, điều đó giúp dữ liệu của bạn chuyển sang định dạng chính xác để tải vào flash dễ dàng hơn.
Nâng cấp lên thiết bị ngoại vi IP EPCQ
Hỗ trợ phần mềm HAL và bộ tải khởi động cho thiết bị ngoại vi IP mềm EPCQ nâng cấp đã được thêm vào. Lõi IP EPCQ đã được nâng cấp để bổ sung hỗ trợ cho chế độ x4 và thiết bị L, giúp truy cập nhanh hơn vào thiết bị EPCQ từ Nios hoặc các thiết bị gốc dựa trên FPGA khác.
Cập nhật Nios II EDS v14.0
Hỗ trợ máy chủ 64-bit
Công cụ xây dựng phần mềm Nios II (SBT) v14.0 chỉ hỗ trợ hệ thống máy chủ 64-bit.
Ghi chú: Máy chủ 32 bit không còn được hỗ trợ.
Các tiện ích Nios II sau đây đã được chuyển sang sản phẩm Quartus II:
- máy chủ nios2-gdb
- lập trình viên nios2-flash
- nios2-thiết bị đầu cuối
Kiểm tra ngăn xếp thời gian chạy
Trong các phiên bản trước của Nios II EDS, nếu bật tính năng kiểm tra ngăn xếp trong thời gian chạy, hệ thống Nios II có thể không phản hồi. Sự cố này được giải quyết trong v14.0.
Hỗ trợ nhảy xa
Trong các phiên bản trước của Nios II EDS, trình biên dịch không hỗ trợ chính xác các bước nhảy dài (nằm ngoài phạm vi địa chỉ 256 MB). Sự cố này được giải quyết trong phiên bản 14.0
Hỗ trợ phần cứng dấu phẩy động 2
Để hỗ trợ đầy đủ Phần cứng dấu phẩy động 2, bạn phải biên dịch lại thư viện newlib C. Trong Nios II EDS v13.1, trình liên kết không thể liên kết thư viện C được biên dịch lại với ứng dụng. Sự cố này được giải quyết trong v14.0.
Hỗ trợ cầu Qsys
Bắt đầu với v14.0, Nios II EDS hỗ trợ lõi Bộ mở rộng khoảng cách địa chỉ và lõi Cầu IRQ.
Hỗ trợ bộ xử lý Nios II Gen2
Lõi bộ xử lý Nios II Gen2
Trong phiên bản 14.0, lõi bộ xử lý Nios II bao gồm mộtview triển khai lõi bộ xử lý Nios II Gen2, hỗ trợ các dòng thiết bị mới nhất của Altera. Lõi bộ xử lý Nios II Gen2 mang lại kích thước và hiệu suất tương tự như bộ xử lý Nios II gốc và tương thích với mã bộ xử lý Nios II Classic ở cấp độ nhị phân. Luồng công cụ và HAL bao gồm các tùy chọn để hỗ trợ các tính năng của Nios II Gen2. Quy trình tạo BSP và xây dựng phần mềm là như nhau, nhưng BSP được tạo cho bộ xử lý Nios II Classic phải được tạo lại.
Hỗ trợ HAL cho Bộ xử lý Nios II Gen2
Lớp trừu tượng phần cứng Nios II (HAL) được mở rộng để hỗ trợ các tính năng Nios II Gen2 sau:
- Dải địa chỉ 32 bit
- Vùng bộ nhớ ngoại vi (không được lưu trữ)
- Bảo vệ ECC trên bộ đệm dữ liệu và TCM trong lõi Nios II/f
Lõi bộ xử lý Nios II Gen2 và hỗ trợ MAX 10 FPGA
Các thiết bị MAX 10 FPGA được hỗ trợ bởi bộ xử lý Nios II Gen2 nhưng không được hỗ trợ bởi bộ xử lý Nios II Classic. Để triển khai hệ thống Nios II trên thiết bị MAX 10, bạn phải sử dụng lõi bộ xử lý Nios II Gen2. Thành phần bộ nhớ Flash trên chip của Altera, được giới thiệu trong phiên bản 14.0, cho phép Avalon-MM truy cập vào bộ nhớ flash của người dùng MAX 10 trên chip. Với thành phần này, máy photocopy khởi động Nios II có thể sao chép mã vào RAM từ bộ nhớ flash MAX 10 của người dùng. 1.4.6.3.2. Công cụ hỗ trợ cho MAX 10 FPGA HAL bổ sung thêm hỗ trợ trình điều khiển cơ bản cho bộ chuyển đổi tương tự sang kỹ thuật số (A/D) MAX 10. Các tiện ích lập trình thiết bị Altera được cập nhật để hỗ trợ lập trình bộ nhớ flash người dùng MAX 10.
Có gì mới trong v14.0a10: Bộ xử lý Nios II Gen2 và Hỗ trợ FPGA Arria 10
Các thiết bị Arria 10 FPGA được hỗ trợ bởi bộ xử lý Nios II Gen2, nhưng không được hỗ trợ bởi bộ xử lý Nios II cổ điển. Để triển khai hệ thống Nios II trên thiết bị Arria 10, bạn phải sử dụng lõi bộ xử lý Nios II Gen2.
Cập nhật Nios II EDS v13.1
GCC được nâng cấp lên 4.7.3
Trong v13.1, Công cụ xây dựng phần mềm Nios II (SBT) đã được cập nhật để hỗ trợ phiên bản v4.7.3 của GCC. Có sự khác biệt về tùy chọn dòng lệnh giữa GCC v4.7.3 và phiên bản được hỗ trợ trước đó. Nếu bạn có một dự án hiện có được tạo bằng phiên bản trước, bạn cần cập nhật nhãn hiệu của mìnhfiles hoặc tạo lại gói hỗ trợ bảng (BSP) của bạn.
Ghi chú: GCC v4.7.3 bổ sung thêm một số cảnh báo và thông báo mới. Nếu bạn đã sử dụng tùy chọn dòng lệnh -Werror trong phiên bản trước, bạn có thể thấy các lỗi không mong muốn do các cảnh báo mới tạo ra. Để biết chi tiết về việc triển khai Nios II GCC 4.7.3, hãy tham khảo nâng cấp chuỗi công cụ Nios II GNU từ GCC 4.1.2 lên GCC 4.7.3 trong Cơ sở Kiến thức Altera. Tổ chức Phần mềm Tự do cung cấp hướng dẫn chuyển sang GCC 4.7, ghi lại các vấn đề phổ biến. Hướng dẫn này có thể được tìm thấy trên GCC, Bộ sưu tập trình biên dịch GNU, trong phần Chuyển sang GCC 4.7. Ghi chú phát hành GCC đầy đủ có sẵn trong Bản phát hành GCC.
Thông tin liên quan
- Cơ sở kiến thức Altera
- http://gcc.gnu.org/
Hỗ trợ hướng dẫn tùy chỉnh dấu phẩy động nâng cao
Trong v13.1, Qsys thêm một tùy chọn để chọn thành phần tập lệnh tùy chỉnh dấu phẩy động mới, Phần cứng dấu phẩy động 2. Để sử dụng advantage hỗ trợ phần mềm cho các lệnh Phần cứng dấu phẩy động 2, bao gồm altera_nios_custom_instr_floating_point_2.h, buộc GCC gọi các hàm toán học newlib (chứ không phải các hàm toán học tích hợp sẵn của GCC). Altera khuyên bạn nên biên dịch lại newlib để có hiệu suất tối ưu.
Ghi chú: Không sử dụng tùy chọn dòng lệnh –mcustom -fpu-cfg cho GCC. Tùy chọn này không hỗ trợ hướng dẫn Phần cứng dấu phẩy động 2. Các công cụ xây dựng phần mềm Nios II (SBT) thêm các lệnh –mcustom riêng lẻ vào quá trình tạofile để hỗ trợ các hướng dẫn tùy chỉnh Phần cứng dấu phẩy động 2.
Hỗ trợ ECC
Bắt đầu từ v13.1, trình chỉnh sửa tham số Bộ xử lý Nios II cho phép bạn bật tính năng bảo vệ ECC cho RAM trong lõi bộ xử lý và bộ đệm lệnh. Theo mặc định, ECC không được bật khi đặt lại. Vì vậy, phần mềm phải kích hoạt tính năng bảo vệ ECC. Phần mềm cũng có thể đưa các lỗi ECC vào các bit dữ liệu RAM để hỗ trợ kiểm tra trình xử lý ngoại lệ ECC và bus sự kiện. Lớp trừu tượng phần cứng Nios II (HAL) được mở rộng để hỗ trợ khởi tạo ECC và xử lý ngoại lệ.
Máy photocopy khởi động đa năng
Ở phiên bản 13.1, máy photocopy khởi động Nios II được nâng cấp để hỗ trợ nhiều loại thiết bị flash hơn. Máy photocopy khởi động được nâng cấp được gọi là máy photocopy khởi động đa năng. Máy photocopy khởi động Nios II sao chép các tệp nhị phân ứng dụng từ thiết bị flash sang bộ nhớ khả biến. Bộ nhớ flash được bố trí với hình ảnh FPGA ở địa chỉ bộ nhớ thấp nhất, tiếp theo là hình ảnh nhị phân của ứng dụng Nios II. Trong các phiên bản sản phẩm trước, kích thước hình ảnh FPGA đã được cố định cho từng dòng thiết bị. Tuy nhiên, đối với các thiết bị thuộc dòng Cyclone V, Stratix V và Arria V, kích thước hình ảnh sẽ thay đổi tùy thuộc vào các biến sau:
- Loại đèn flash: Thiết bị cấu hình lập trình nâng cao bốn đầu ra (EPCQ) hoặc một đầu ra (EPCS)
- Dung lượng thiết bị flash: 128 hoặc 256 Mbits
- Nén
- Cấu hình giao diện ngoại vi nối tiếp (SPI): ×1 hoặc ×4
- Bố trí thiết bị: đơn hoặc xếp tầng
Máy photocopy khởi động khó xác định được sự kết hợp hiện tại để có thể sử dụng kích thước hình ảnh phù hợp và bất kỳ thuật toán nào cũng có thể không hỗ trợ các cấu hình trong tương lai. Để giải quyết vấn đề này, một tiêu đề được thêm vào hình ảnh FPGA để chỉ định kích thước hình ảnh. Bằng cách sử dụng kích thước hình ảnh từ tiêu đề, máy photocopy khởi động phổ quát có thể hoạt động với mọi cấu hình flash trên các thiết bị hiện tại hoặc tương lai. Tiện ích sof2flash được cập nhật để hỗ trợ máy photocopy khởi động phổ quát. Thay đổi này không ảnh hưởng đến khả năng khối điều khiển FPGA tự động lập trình hình ảnh FPGA khi bật nguồn.
Các vấn đề đã biết và lỗi in
Danh sách sau đây chứa các sự cố và lỗi đã biết, nếu có:
- Có một sự khác biệt nhỏ trong hành vi bộ đệm của bộ xử lý Nios II Gen2 có thể ảnh hưởng đến các nhà phát triển chọn tận dụng hành vi bộ đệm không chuẩn của bộ xử lý cổ điển trong ứng dụng của họ.
Thông tin liên quan
Cơ sở Kiến thức Altera Để biết thêm thông tin về các vấn đề và lỗi đã biết cũng như cách giải quyết chúng, hãy tìm kiếm Cơ sở Kiến thức Altera.
- Ghi chú phát hành bộ thiết kế nhúng Nios II Gửi phản hồi
Tài liệu / Tài nguyên
 |
Ghi chú phát hành bộ thiết kế nhúng intel Nios II [tập tin pdf] Hướng dẫn Nios II, Ghi chú phát hành bộ thiết kế nhúng, Ghi chú phát hành bộ thiết kế nhúng Nios II, Ghi chú phát hành bộ thiết kế |
