Notas de lanzamento de Intel Nios II Embedded Design Suite
Notas de lanzamento de Nios II Embedded Design Suite
Estas notas de publicación abarcan as versións 13.1 a 15.0 de Altera® Nios® II Embedded Design Suite (EDS). Estas notas de publicación describen o historial de revisións do Nios II EDS. Para obter a lista máis recente de erratas para Nios II EDS, busque na base de coñecemento en Soporte no Altera websitio. Podes utilizar a Base de coñecemento para buscar erratas en función da versión do produto afectada e doutros criterios.
Información relacionada Altera Knowledge Base
Historial de revisión do produto
A seguinte táboa mostra o historial de revisións do Nios II EDS.
Historial de revisións de Nios II Embedded Design Suite
Para obter máis información sobre as funcións de Nios II EDS, consulte os manuais de Nios II.
Intel Corporation. Todos os dereitos reservados. Intel, o logotipo de Intel e outras marcas de Intel son marcas comerciais de Intel Corporation ou das súas subsidiarias. Intel garante o rendemento dos seus produtos FPGA e semicondutores segundo as especificacións actuais de acordo coa garantía estándar de Intel, pero resérvase o dereito de facer cambios en calquera produto e servizo en calquera momento e sen previo aviso. Intel non asume ningunha responsabilidade ou responsabilidade derivada da aplicación ou uso de calquera información, produto ou servizo descrito aquí, salvo que Intel o acorde expresamente por escrito. Recoméndase aos clientes de Intel que obteñan a versión máis recente das especificacións do dispositivo antes de confiar en calquera información publicada e antes de facer pedidos de produtos ou servizos. *Outros nomes e marcas poden ser reclamados como propiedade doutros.
Información relacionada
- Manual de referencia do procesador Nios II Classic
- Manual do programador de software Nios II Classic
- Manual de referencia do procesador Nios II Gen2
- Manual do programador de software Nios II Gen2
Actualizacións de Nios II EDS v15.0
A versión 15.0 Nios II EDS inclúe as seguintes funcións novas e melloradas:
- Novo controlador HAL do convertidor analóxico a dixital (ADC) MAX 10
- Novo controlador HAL da interface de periférico serie en cola (QSPI).
- Melloras no controlador MAX 10 ADC HAL
- A cadea de ferramentas GNU de Nios II actualizouse á versión 4.9.1
- Compatibilidade mellorada para a optimización do tempo de ligazón (-flto): máis control sobre a optimización global do punteiro usando mgpopt=[none, local, global, data, all]
- A verificación do punteiro nulo (novo en GNU v4.9.1) pódese desactivar con –fno-delete-null-pointer-checks
- Aceptáronse os compoñentes do núcleo de Nios II Linux e da cadea de ferramentas High-profile problemas resoltos:
- Problemas do controlador EPCQ HAL corrixidos
- Fixouse o xerador de newlib personalizado no terminal Windows Nios II
- stdin agora funciona correctamente en Windows
Actualizacións de Nios II EDS v14.1
Núcleo de procesador Nios II Gen2
A última versión do Nios II é 14.0 e chámase Nios II Classic. As versións de Nios II posteriores a esta compilación chámanse Nios II Gen2. Os procesadores Nios II Gen2 son binarios compatibles cos procesadores Nios II Classic, pero teñen as seguintes novas funcións:
- Opcións para un intervalo de enderezos de 64 bits
- Rexión de memoria periférica opcional
- Instrucións aritméticas máis rápidas e deterministas
Novas IPs incorporadas para 14.1
A lista de novas IP inclúe:
- IPs do conversor de Ethernet HPS: permiten asignar os pines de E/S Ethernet de HPS
a pins de E/S FPGA e convérteos do formato GMII a RGMII ou SGMII.
Nota: Isto é moi útil se estás limitado pola E/S de HPS. - Novos núcleos IP específicos da familia de dispositivos:
- Arria 10: IP de rastrexo TPIU. Trace é a ferramenta definitiva na depuración de software en tempo de execución, ao igual que Signaltap é para o desenvolvemento de FPGA. Esta IP permite aos desenvolvedores exportar os sinais de depuración de rastrexo ARM® Cortex™-A9 a pinos externos para que os módulos de depuración de rastrexo como Lauterbach® ou ARM Dstream poidan conectarse ao SoC Cortex-A10 A9.
- Max 10: novas IP que ofrecen interfaces compatibles con Qsys aos ADC Max10 e flash do usuario. Estas novas IP úsanse no Max10 exampos deseños. A versión 14.1 ten novos exampos deseños que demostran:
- Modo de suspensión máximo 10, para aplicacións de baixa potencia
- E/S analóxicas para desenvolvedores que queiran usar os ADC integrados
- Capacidade de configuración dual da memoria flash de configuración en chip Max 10 Os deseños de referencia do sistema dourado (GSRD) de SoC Cyclone® V e ArriaV tamén se actualizaron para admitir as versións 14.1 ACDS e SoC EDS, o que significa que incluirán automaticamente o SoC. correccións de software en 14.1 como a solución PLL no precargador.
Soporte de host de 64 bits mellorado
Nesta versión, engadiuse a capacidade de 64 bits ás seguintes ferramentas:
- Servidor nios64-gdb de 2 bits
- Programador nios64-flash de 2 bits
- Terminal nios64 de 2 bits
Nota: Dentro de ACDS, envíanse polo menos dous servidores GDB e dous programadores flash.
Actualizacións do entorno Eclipse
O ambiente Eclipse actualizouse á versión 4.3 para achegar os beneficios do entorno máis novo á suite de desenvolvemento Nios II. Existen diferenzas entre as opcións de liña de comandos entre GCC v4.8.3 e a versión admitida anteriormente. Se tes un proxecto creado cunha versión anterior, debes actualizar a túa marcafiles ou rexenere o paquete de soporte da tarxeta (BSP). A Free Software Foundation ofrece as descargas dispoñibles en Descarga de GCC e as notas de versión completas de GCC están dispoñibles en Versións de GCC.
Información relacionada http://gcc.gnu.org/
Actualizacións á cadea de ferramentas GNU Nios II
Actualizáronse as seguintes ferramentas:
- GCC á versión 4.8.3
- Optimización do tempo de ligazón ([flto]) activada
- GDB á versión 7.7
- newlib á versión 1.18
O ambiente de compilación na plataforma host de Windows foi optimizado para ofrecer tempos de construción máis rápidos. Por example, construíndo o básico webaplicación do servidor agora leva un terzo do tempo que antes.
Soporte adicional para Max10
Nesta versión, hai soporte adicional para Max10 a través da adición de inicialización de memoria e soporte de carga de arranque para a memoria flash do usuario. Hai unha versión beta dun novo file utilidade de conversión, chamada alt-file-convert, que facilita que os teus datos teñan o formato correcto para cargalos en flash.
Actualizacións ao periférico IP EPCQ
Engadiuse o software HAL e o soporte do cargador de arranque para o periférico IP suave EPCQ actualizado. O núcleo IP EPCQ actualizouse para engadir compatibilidade con dispositivos en modo x4 e L, o que proporciona un acceso máis rápido ao dispositivo EPCQ desde Nios ou outros mestres baseados en FPGA.
Actualizacións de Nios II EDS v14.0
Soporte de host de 64 bits
As ferramentas de compilación de software Nios II (SBT) v14.0 só admiten sistemas host de 64 bits.
Nota: Os hosts de 32 bits xa non son compatibles.
As seguintes utilidades Nios II trasladáronse ao produto Quartus II:
- nios2-gdb-server
- nios2-flash-programmer
- nios2-terminal
Comprobación da pila en tempo de execución
Nas versións anteriores do Nios II EDS, se se activaba a comprobación da pila en tempo de execución, o sistema Nios II podería deixar de responder. Este problema resolveuse na versión 14.0.
Soporte de salto de lonxitude
Nas versións anteriores do Nios II EDS, o compilador non admitía correctamente os saltos de lonxitude (fóra dun intervalo de enderezos de 256 MB). Este problema resolveuse na versión 14.0
Soporte de hardware de punto flotante 2
Para admitir totalmente Floating Point Hardware 2, debes recompilar a biblioteca C newlib. No Nios II EDS v13.1, o enlazador non puido ligar a biblioteca C recompilada coa aplicación. Este problema resolveuse na versión 14.0.
Soporte Qsys Bridge
A partir da versión 14.0, o Nios II EDS admite os núcleos Address Span Extender e IRQ Bridge.
Soporte de procesador Nios II Gen2
Núcleo do procesador Nios II Gen2
Na versión 14.0, o núcleo do procesador Nios II inclúe un preview implementación del núcleo de procesador Nios II Gen2, compatible con las últimas familias de dispositivos de Altera. O núcleo do procesador Nios II Gen2 ofrece un tamaño e un rendemento similares ao procesador Nios II orixinal e é compatible co código do procesador Nios II Classic a nivel binario. O fluxo de ferramentas e HAL inclúen opcións para admitir as funcións de Nios II Gen2. O fluxo de traballo para xerar BSP e crear software é o mesmo, pero os BSP xerados para o procesador Nios II Classic deben rexenerarse.
Soporte HAL para o procesador Nios II Gen2
A capa de abstracción de hardware (HAL) de Nios II esténdese para admitir as seguintes funcións de Nios II Gen2:
- Un intervalo de enderezos de 32 bits
- Rexións de memoria periféricas (sen caché).
- Protección ECC na caché de datos e TCM no núcleo Nios II/f
Núcleos de procesador Nios II Gen2 e compatibilidade con FPGA MAX 10
Os dispositivos FPGA MAX 10 son compatibles co procesador Nios II Gen2, pero non co procesador Nios II Classic. Para implementar un sistema Nios II nun dispositivo MAX 10, debes usar o núcleo do procesador Nios II Gen2. O compoñente de memoria Flash Altera On-chip, introducido na versión 14.0, permite o acceso de Avalon-MM á memoria flash de usuario MAX 10 integrada no chip. Con este compoñente, a copiadora de arranque Nios II pode copiar código na memoria RAM da memoria flash do usuario MAX 10. 1.4.6.3.2. Soporte de ferramentas para a FPGA MAX 10 O HAL engade soporte básico de controladores para o conversor analóxico a dixital (A/D) MAX 10. As utilidades de programación do dispositivo Altera actualízanse para admitir a programación da memoria flash do usuario MAX 10.
Novidades na v14.0a10: o procesador Nios II Gen2 e o soporte FPGA Arria 10
Os dispositivos FPGA Arria 10 son compatibles co procesador Nios II Gen2, pero non co procesador Nios II clásico. Para implementar un sistema Nios II nun dispositivo Arria 10, debes usar o núcleo do procesador Nios II Gen2.
Actualizacións de Nios II EDS v13.1
GCC actualizado a 4.7.3
Na versión 13.1, as ferramentas de compilación de software (SBT) de Nios II foron actualizadas para admitir a versión v4.7.3 de GCC. Existen diferenzas entre as opcións de liña de comandos entre GCC v4.7.3 e a versión admitida anteriormente. Se tes un proxecto creado cunha versión anterior, debes actualizar a túa marcafiles ou rexenere o paquete de soporte da tarxeta (BSP).
Nota: GCC v4.7.3 engade varios novos avisos e mensaxes. Se usaches a opción de liña de comandos -Werror na versión anterior, podes ver erros inesperados xerados polos novos avisos. Para obter máis información sobre a implementación de Nios II GCC 4.7.3, consulte a actualización da cadea de ferramentas GNU de Nios II de GCC 4.1.2 a GCC 4.7.3 na base de coñecemento de Altera. A Free Software Foundation ofrece unha guía para a portabilidade a GCC 4.7, que documenta problemas comúns. Esta guía pódese atopar en GCC, a colección de compiladores GNU, baixo Portar a GCC 4.7. As notas de versión completas de GCC están dispoñibles en Versións de GCC.
Información relacionada
- Altera Knowledge Base
- http://gcc.gnu.org/
Soporte mellorado de instrucións personalizadas de coma flotante
Na versión 13.1, Qsys engade unha opción para seleccionar un novo compoñente de conxunto de instrucións de punto flotante personalizado, o hardware de punto flotante 2. Para sacar adiantetagA compatibilidade de software para as instrucións de Floating Point Hardware 2, inclúe altera_nios_custom_instr_floating_point_2.h, que obriga a GCC a chamar funcións matemáticas newlib (en lugar de funcións matemáticas integradas de GCC). Altera recomenda recompilar newlib con para un rendemento óptimo.
Nota: Non use a opción de liña de comandos –mcustom -fpu-cfg para GCC. Esta opción non admite as instrucións de Floating Point Hardware 2. As ferramentas de compilación de software (SBT) de Nios II engaden comandos –mcustom individuais á marcafile para admitir as instrucións personalizadas de Floating Point Hardware 2.
Soporte ECC
A partir da versión 13.1, o editor de parámetros do procesador Nios II permítelle activar a protección ECC para as memorias RAM do núcleo do procesador e a caché de instrucións. Por defecto, ECC non está activado ao restablecer. Polo tanto, o software debe habilitar a protección ECC. O software tamén pode inxectar erros ECC nos bits de datos da RAM para admitir a proba do controlador de excepcións ECC e do bus de eventos. A capa de abstracción de hardware (HAL) de Nios II esténdese para admitir a inicialización ECC e o manexo de excepcións.
Copiadora de arranque universal
Na versión 13.1, a copiadora de arranque Nios II actualízase para admitir máis tipos de dispositivos flash. A copiadora de arranque actualizada chámase copiadora de arranque universal. A copiadora de arranque Nios II copia os binarios da aplicación dos dispositivos flash á memoria volátil. A memoria flash está disposta coa imaxe FPGA no enderezo de memoria máis baixo, seguida das imaxes binarias da aplicación Nios II. Nas versións anteriores de produtos, o tamaño da imaxe FPGA foi corrixido para cada familia de dispositivos. Non obstante, para os dispositivos das familias Cyclone V, Stratix V e Arria V, o tamaño da imaxe varía dependendo das seguintes variables:
- Tipo de flash: Dispositivo de configuración programable mellorada de saída cuádruple (EPCQ) ou de saída única (EPCS)
- Capacidade do dispositivo flash: 128 ou 256 Mbits
- Compresión
- Configuración da interface periférica serie (SPI): ×1 ou ×4
- Disposición do dispositivo: único ou en cascada
É difícil que a copiadora de arranque identifique a combinación actual para que poida usar o tamaño de imaxe apropiado, e calquera algoritmo pode fallar en admitir configuracións futuras. Para resolver este problema, engádese unha cabeceira á imaxe FPGA para especificar o tamaño da imaxe. Ao usar o tamaño da imaxe da cabeceira, a copiadora de arranque universal pode funcionar con calquera configuración flash en dispositivos actuais ou futuros. A utilidade sof2flash actualízase para admitir a copiadora de arranque universal. Este cambio non afecta a capacidade do bloque de control FPGA para programar automaticamente a imaxe FPGA ao acender.
Problemas coñecidos e erratas
A seguinte lista contén problemas coñecidos e erratas, se hai:
- Hai unha pequena diferenza no comportamento da caché do procesador Nios II Gen2 que pode afectar aos desenvolvedores que optan por aproveitar o comportamento da caché non estándar dos procesadores clásicos nas súas aplicacións.
Información relacionada
Altera Knowledge Base Para obter máis información sobre problemas coñecidos e erratas e como solucionalos, busque na Altera Knowledge Base.
- Notas da versión de Nios II Embedded Design Suite Enviar comentarios
Documentos/Recursos
 |
Notas de lanzamento de Intel Nios II Embedded Design Suite [pdfInstrucións Nios II, notas de versión de Embedded Design Suite, notas de versión de Nios II Embedded Design Suite, notas de versión de Design Suite |
