Notas de la versión de Intel Nios II Embedded Design Suite
Notas de la versión de Nios II Embedded Design Suite
Estas notas de la versión cubren las versiones 13.1 a 15.0 de Altera® Nios® II Embedded Design Suite (EDS). Estas notas de la versión describen el historial de revisiones de Nios II EDS. Para obtener la lista más reciente de erratas para el Nios II EDS, busque en la base de conocimientos en Support on the Altera websitio. Puede utilizar la base de conocimientos para buscar erratas en función de la versión del producto afectada y otros criterios.
Información relacionada Base de conocimientos de Altera
Historial de revisión del producto
La siguiente tabla muestra el historial de revisión de Nios II EDS.
Historial de revisiones de Nios II Embedded Design Suite
Para obtener más información sobre las funciones de Nios II EDS, consulte los manuales de Nios II.
Corporación Intel. Reservados todos los derechos. Intel, el logotipo de Intel y otras marcas de Intel son marcas comerciales de Intel Corporation o sus subsidiarias. Intel garantiza el rendimiento de sus productos semiconductores y FPGA según las especificaciones actuales de acuerdo con la garantía estándar de Intel, pero se reserva el derecho de realizar cambios en cualquier producto y servicio en cualquier momento sin previo aviso. Intel no asume ninguna responsabilidad que surja de la aplicación o el uso de cualquier información, producto o servicio descrito en este documento, excepto que Intel lo acuerde expresamente por escrito. Se recomienda a los clientes de Intel que obtengan la última versión de las especificaciones del dispositivo antes de confiar en cualquier información publicada y antes de realizar pedidos de productos o servicios. *Otros nombres y marcas pueden reclamarse como propiedad de otros.
Información relacionada
- Manual de referencia del procesador Nios II Classic
- Manual del desarrollador de software clásico de Nios II
- Manual de referencia del procesador Nios II Gen2
- Manual del desarrollador de software Nios II Gen2
Actualizaciones de Nios II EDS v15.0
Nios II EDS v15.0 incluye las siguientes funciones nuevas y mejoradas:
- Nuevo controlador HAL de convertidor de analógico a digital (ADC) MAX 10
- Nuevo controlador HAL de interfaz periférica serie en cola (QSPI)
- Mejoras al controlador MAX 10 ADC HAL
- Cadena de herramientas Nios II GNU actualizada a v4.9.1
- Soporte mejorado para la optimización del tiempo de enlace (-flto): más control sobre la optimización del puntero global usando mgpopt=[none, local, global, data, all]
- La comprobación de puntero nulo (nueva en GNU v4.9.1) se puede desactivar con –fno-delete-null-pointer-checks
- Los componentes del kernel y la cadena de herramientas de Nios II Linux se han aceptado en sentido ascendente High-profile problemas resueltos:
- Problemas del controlador EPCQ HAL corregidos
- Generador de newlib personalizado corregido en la terminal de Windows Nios II
- stdin ahora funciona correctamente en Windows
Actualizaciones de Nios II EDS v14.1
Núcleo del procesador Nios II Gen2
La última versión del Nios II es la 14.0 y se llama Nios II Classic. Las versiones de Nios II posteriores a esta compilación se denominan Nios II Gen2. Los procesadores Nios II Gen2 son compatibles binariamente con los procesadores Nios II Classic, pero tienen las siguientes características nuevas:
- Opciones para un rango de direcciones de 64 bits
- Región de memoria periférica opcional
- Instrucciones aritméticas más rápidas y deterministas
Nuevas IP integradas para 14.1
La lista de nuevas IP incluye:
- IP del convertidor de HPS Ethernet: le permiten asignar los pines de E/S de HPS Ethernet
a pines de E/S FPGA y convertirlos de formato GMII a RGMII o SGMII.
Nota: Esto es muy útil si tiene un pin limitado por HPS I/O. - Nuevos núcleos IP específicos de la familia de dispositivos:
- Arria 10 – IP de seguimiento de TPIU. Trace es la herramienta definitiva en la depuración de software de tiempo de ejecución, al igual que Signaltap lo es para el desarrollo de FPGA. Esta IP permite a los desarrolladores exportar las señales de depuración de seguimiento ARM® Cortex™-A9 a pines externos para que los módulos de depuración de seguimiento como Lauterbach® o ARM Dstream se puedan conectar al A10 SoC Cortex-A9.
- Max 10: nuevas direcciones IP que ofrecen interfaces compatibles con Qsys para los ADC Max10 y el flash del usuario. Estas nuevas direcciones IP se utilizan en el Max10 examplos diseños. La versión 14.1 tiene un nuevo example diseños que demuestran:
- Modo de suspensión Max 10, para aplicaciones de bajo consumo
- E/S analógica para desarrolladores que desean utilizar los ADC integrados
- Capacidad de configuración dual desde la memoria flash de configuración en chip Max 10 Los diseños de referencia del sistema dorado (GSRD) SoC Cyclone® V y ArriaV también se han actualizado para admitir las versiones 14.1 ACDS y SoC EDS, lo que significa que incluirán automáticamente el SoC correcciones de software en 14.1 como la solución PLL en el precargador.
Compatibilidad con host de 64 bits mejorada
En esta versión, se agregó la capacidad de 64 bits a las siguientes herramientas:
- servidor nios64-gdb de 2 bits
- Programador flash nios64 de 2 bits
- terminal nios64 de 2 bits
Nota: Dentro de ACDS, se envían al menos dos servidores GDB y dos programadores flash.
Actualizaciones al entorno Eclipse
El entorno de Eclipse se actualizó a la versión 4.3 para brindar los beneficios del entorno más nuevo a la suite de desarrollo de Nios II. Existen diferencias en las opciones de la línea de comandos entre GCC v4.8.3 y la versión admitida anteriormente. Si tiene un proyecto existente creado con una versión anterior, debe actualizar su marcafiles o regenere su paquete de soporte de placa (BSP). La Free Software Foundation proporciona las descargas disponibles en GCC Download y las notas de versión completas de GCC están disponibles en GCC Releases.
Información relacionada http://gcc.gnu.org/
Actualizaciones a la cadena de herramientas GNU de Nios II
Se han actualizado las siguientes herramientas:
- GCC a la versión 4.8.3
- Optimización del tiempo de enlace ([flto]) habilitada
- GDB a la versión 7.7
- newlib a la versión 1.18
El entorno de compilación en la plataforma de host de Windows se ha optimizado para brindar tiempos de compilación más rápidos. por ejemploample, construyendo lo básico webLa aplicación del servidor ahora toma un tercio del tiempo que solía hacerlo.
Soporte adicional para Max10
En esta versión, se agregó soporte para Max10 mediante la adición de inicialización de memoria y soporte de carga de arranque para la memoria flash del usuario. Hay una versión beta de un nuevo file utilidad de conversión, llamada alt-file-convert, que hace que sea más fácil poner sus datos en el formato correcto para cargarlos en flash.
Actualizaciones al periférico IP EPCQ
Se agregó compatibilidad con el software HAL y el cargador de arranque para el periférico IP suave EPCQ actualizado. El núcleo IP de EPCQ se actualizó para agregar compatibilidad con el modo x4 y los dispositivos L, lo que brinda un acceso más rápido al dispositivo EPCQ desde Nios u otros maestros basados en FPGA.
Actualizaciones de Nios II EDS v14.0
Compatibilidad con host de 64 bits
Nios II Software Build Tools (SBT) v14.0 solo admite sistemas host de 64 bits.
Nota: Los hosts de 32 bits ya no son compatibles.
Las siguientes utilidades de Nios II se han trasladado al producto Quartus II:
- servidor nios2-gdb
- nios2-flash-programador
- terminal nios2
Comprobación de pila en tiempo de ejecución
En versiones anteriores de Nios II EDS, si se habilitaba la verificación de pila en tiempo de ejecución, el sistema Nios II podía dejar de responder. Este problema se resuelve en v14.0.
Soporte de salto de longitud
En versiones anteriores de Nios II EDS, el compilador no admitía correctamente saltos largos (fuera de un rango de direcciones de 256 MB). Este problema se resuelve en v14.0
Compatibilidad con hardware de punto flotante 2
Para admitir completamente el hardware de coma flotante 2, debe volver a compilar la biblioteca newlib C. En Nios II EDS v13.1, el enlazador no pudo vincular la biblioteca C recompilada con la aplicación. Este problema se resuelve en v14.0.
Compatibilidad con el puente Qsys
A partir de la versión 14.0, Nios II EDS es compatible con los núcleos Address Span Extender y IRQ Bridge.
Compatibilidad con el procesador Nios II Gen2
El núcleo del procesador Nios II Gen2
En v14.0, el núcleo del procesador Nios II incluye un preview implementación del núcleo del procesador Nios II Gen2, compatible con las últimas familias de dispositivos de Altera. El núcleo del procesador Nios II Gen2 ofrece un tamaño y un rendimiento similares al del procesador Nios II original y es compatible con el código del procesador Nios II Classic a nivel binario. El flujo de herramientas y HAL incluyen opciones para admitir funciones de Nios II Gen2. El flujo de trabajo para generar BSP y crear software es el mismo, pero los BSP generados para el procesador Nios II Classic deben regenerarse.
Soporte HAL para el procesador Nios II Gen2
La capa de abstracción de hardware (HAL) de Nios II se amplía para admitir las siguientes funciones de Nios II Gen2:
- Un rango de direcciones de 32 bits
- Regiones de memoria periférica (sin caché)
- Protección ECC en caché de datos y TCM en el núcleo Nios II/f
Núcleos de procesador Nios II Gen2 y compatibilidad con FPGA MAX 10
Los dispositivos FPGA MAX 10 son compatibles con el procesador Nios II Gen2, pero no con el procesador Nios II Classic. Para implementar un sistema Nios II en un dispositivo MAX 10, debe usar el núcleo del procesador Nios II Gen2. El componente de memoria flash Altera On-chip, introducido en 14.0, permite el acceso de Avalon-MM a la memoria flash de usuario MAX 10 en chip. Con este componente, la copiadora de arranque Nios II puede copiar código a la RAM desde la memoria flash del usuario del MAX 10. 1.4.6.3.2. Soporte de herramientas para el FPGA MAX 10 El HAL agrega soporte de controlador básico para el convertidor analógico a digital (A/D) MAX 10. Las utilidades de programación del dispositivo Altera se actualizaron para admitir la programación de la memoria flash del usuario MAX 10.
Novedades en v14.0a10: el procesador Nios II Gen2 y la compatibilidad con Arria 10 FPGA
Los dispositivos Arria 10 FPGA son compatibles con el procesador Nios II Gen2, pero no con el procesador clásico Nios II. Para implementar un sistema Nios II en un dispositivo Arria 10, debe usar el núcleo del procesador Nios II Gen2.
Actualizaciones de Nios II EDS v13.1
CCG actualizado a 4.7.3
En v13.1, las herramientas de compilación de software (SBT) de Nios II se actualizaron para admitir la versión v4.7.3 de GCC. Existen diferencias en las opciones de la línea de comandos entre GCC v4.7.3 y la versión compatible anterior. Si tiene un proyecto existente creado con una versión anterior, debe actualizar su marcafiles o regenere su paquete de soporte de placa (BSP).
Nota: GCC v4.7.3 agrega varias advertencias y mensajes nuevos. Si usó la opción de línea de comandos -Werror en la versión anterior, es posible que vea errores inesperados generados por las nuevas advertencias. Para obtener detalles sobre la implementación de Nios II GCC 4.7.3, consulte la actualización de la cadena de herramientas GNU de Nios II de GCC 4.1.2 a GCC 4.7.3 en la base de conocimientos de Altera. La Free Software Foundation proporciona una guía para migrar a GCC 4.7 y documenta problemas comunes. Esta guía se puede encontrar en GCC, la colección de compiladores de GNU, en Migración a GCC 4.7. Las notas completas de la versión de GCC están disponibles en Versiones de GCC.
Información relacionada
- Base de conocimientos de Altera
- http://gcc.gnu.org/
Compatibilidad mejorada con instrucciones personalizadas de coma flotante
En v13.1, Qsys agrega una opción para seleccionar un nuevo componente de conjunto de instrucciones personalizado de coma flotante, Hardware de coma flotante 2. Para aprovechartage de soporte de software para las instrucciones de hardware de punto flotante 2, incluyen altera_nios_custom_instr_floating_point_2.h, que obliga a GCC a llamar funciones matemáticas newlib (en lugar de funciones matemáticas integradas de GCC). Altera recomienda que vuelva a compilar newlib para un rendimiento óptimo.
Nota: No utilice la opción de línea de comandos –mcustom -fpu-cfg para GCC. Esta opción no es compatible con las instrucciones de hardware de punto flotante 2. Las herramientas de compilación de software (SBT) de Nios II agregan comandos personalizados personalizados a la creaciónfile para admitir las instrucciones personalizadas de Floating Point Hardware 2.
Soporte ECC
A partir de la versión 13.1, el editor de parámetros del procesador Nios II le permite habilitar la protección ECC para las RAM en el núcleo del procesador y la memoria caché de instrucciones. De forma predeterminada, ECC no está habilitado al reiniciar. Por lo tanto, el software debe habilitar la protección ECC. El software también puede inyectar errores ECC en los bits de datos de la RAM para respaldar las pruebas del controlador de excepciones ECC y el bus de eventos. La capa de abstracción de hardware (HAL) de Nios II se amplía para admitir la inicialización de ECC y el manejo de excepciones.
Copiadora de arranque universal
En v13.1, la copiadora de arranque Nios II se actualiza para admitir más tipos de dispositivos flash. La copiadora de arranque mejorada se llama copiadora de arranque universal. La copiadora de arranque Nios II copia los archivos binarios de la aplicación desde los dispositivos flash a la memoria volátil. La memoria flash se distribuye con la imagen FPGA en la dirección de memoria más baja, seguida de las imágenes binarias de la aplicación Nios II. En versiones anteriores del producto, el tamaño de la imagen FPGA se fijó para cada familia de dispositivos. Sin embargo, para los dispositivos de las familias Cyclone V, Stratix V y Arria V, el tamaño de la imagen varía según las siguientes variables:
- Tipo de flash: dispositivo de configuración programable mejorada de salida cuádruple (EPCQ) o salida única (EPCS)
- Capacidad del dispositivo flash: 128 o 256 Mbits
- Compresión
- Configuración de interfaz periférica en serie (SPI): ×1 o ×4
- Disposición del dispositivo: individual o en cascada
Es difícil para la copiadora de inicio identificar la combinación actual para poder usar el tamaño de imagen adecuado, y cualquier algoritmo podría no ser compatible con futuras configuraciones. Para resolver este problema, se agrega un encabezado a la imagen FPGA para especificar el tamaño de la imagen. Al usar el tamaño de la imagen del encabezado, la copiadora de arranque universal puede funcionar con cualquier configuración flash en dispositivos actuales o futuros. La utilidad sof2flash se actualiza para admitir la copiadora de arranque universal. Este cambio no afecta la capacidad del bloque de control FPGA para programar automáticamente la imagen FPGA en el encendido.
Problemas conocidos y erratas
La siguiente lista contiene problemas conocidos y erratas, si corresponde:
- Hay una pequeña diferencia en el comportamiento de la memoria caché del procesador Nios II Gen2 que podría afectar a los desarrolladores que optan por aprovechar el comportamiento de la memoria caché no estándar de los procesadores clásicos en sus aplicaciones.
Información relacionada
Base de conocimiento de Altera Para obtener más información sobre problemas conocidos y erratas y cómo solucionarlos, busque en la Base de conocimiento de Altera.
- Notas de la versión de Nios II Embedded Design Suite Enviar comentarios
Documentos / Recursos
 |
Notas de la versión de Intel Nios II Embedded Design Suite [pdf] Instrucciones Nios II, notas de la versión de Embedded Design Suite, Nios II, notas de la versión de Embedded Design Suite, notas de la versión de Design Suite |
