intel Nios II Embedded Design Suite Notes Release Notes

Nios II Embedded Design Suite Notes Release Notes

ບັນທຶກການປ່ອຍເຫຼົ່ານີ້ກວມເອົາເວີຊັນ 13.1 ຫາ 15.0 ຂອງ Altera® Nios® II Embedded Design Suite (EDS). ບັນທຶກການປ່ອຍເຫຼົ່ານີ້ອະທິບາຍປະຫວັດການດັດແກ້ສໍາລັບ Nios II EDS. ສໍາລັບບັນຊີລາຍຊື່ຫຼ້າສຸດຂອງ errata ສໍາລັບ Nios II EDS, ຄົ້ນຫາຖານຂໍ້ມູນຄວາມຮູ້ພາຍໃຕ້ການສະຫນັບສະຫນູນ Altera webເວັບໄຊ. ທ່ານ​ສາ​ມາດ​ນໍາ​ໃຊ້​ພື້ນ​ຖານ​ຄວາມ​ຮູ້​ເພື່ອ​ຄົ້ນ​ຫາ​ສໍາ​ລັບ errata ໂດຍ​ອີງ​ໃສ່​ສະ​ບັບ​ຜະ​ລິດ​ຕະ​ພັນ​ທີ່​ໄດ້​ຮັບ​ຜົນ​ກະ​ທົບ​ແລະ​ມາດ​ຕະ​ຖານ​ອື່ນໆ​.

ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ Altera Knowledge Base

ປະຫວັດການທົບທວນຜະລິດຕະພັນ

ຕາຕະລາງຕໍ່ໄປນີ້ສະແດງໃຫ້ເຫັນປະຫວັດການດັດແກ້ສໍາລັບ Nios II EDS.

Nios II Embedded Design Suite ປະຫວັດການແກ້ໄຂ

ສໍາລັບຂໍ້ມູນເພີ່ມເຕີມກ່ຽວກັບຄຸນສົມບັດຂອງ Nios II EDS, ເບິ່ງປື້ມຄູ່ມື Nios II.

ບໍລິສັດ Intel. ສະຫງວນລິຂະສິດທັງໝົດ. Intel, ໂລໂກ້ Intel, ແລະເຄື່ອງໝາຍ Intel ອື່ນໆແມ່ນເຄື່ອງໝາຍການຄ້າຂອງ Intel Corporation ຫຼືບໍລິສັດຍ່ອຍຂອງມັນ. Intel ຮັບປະກັນປະສິດທິພາບຂອງຜະລິດຕະພັນ FPGA ແລະ semiconductor ຂອງຕົນຕໍ່ກັບຂໍ້ມູນຈໍາເພາະໃນປະຈຸບັນໂດຍສອດຄ່ອງກັບການຮັບປະກັນມາດຕະຖານຂອງ Intel, ແຕ່ສະຫງວນສິດທີ່ຈະປ່ຽນແປງຜະລິດຕະພັນແລະການບໍລິການໄດ້ທຸກເວລາໂດຍບໍ່ມີການແຈ້ງການ. Intel ຖືວ່າບໍ່ມີຄວາມຮັບຜິດຊອບ ຫຼືຄວາມຮັບຜິດຊອບທີ່ເກີດຂຶ້ນຈາກແອັບພລິເຄຊັນ ຫຼືການນຳໃຊ້ຂໍ້ມູນ, ຜະລິດຕະພັນ, ຫຼືບໍລິການໃດໜຶ່ງທີ່ໄດ້ອະທິບາຍໄວ້ໃນນີ້ ຍົກເວັ້ນຕາມທີ່ໄດ້ຕົກລົງຢ່າງຈະແຈ້ງໃນລາຍລັກອັກສອນໂດຍ Intel. ລູກຄ້າ Intel ໄດ້ຮັບຄໍາແນະນໍາໃຫ້ໄດ້ຮັບສະບັບຫລ້າສຸດຂອງຂໍ້ມູນຈໍາເພາະຂອງອຸປະກອນກ່ອນທີ່ຈະອີງໃສ່ຂໍ້ມູນໃດໆທີ່ຈັດພີມມາແລະກ່ອນທີ່ຈະວາງຄໍາສັ່ງສໍາລັບຜະລິດຕະພັນຫຼືການບໍລິການ. *ຊື່ ແລະຍີ່ຫໍ້ອື່ນໆອາດຈະຖືກອ້າງວ່າເປັນຊັບສິນຂອງຄົນອື່ນ.

ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ

• Nios II ປື້ມຄູ່ມືການອ້າງອິງເຄື່ອງປະມວນຜົນຄລາສສິກ
• Nios II ປື້ມຄູ່ມືນັກພັດທະນາຊອບແວຄລາສສິກ
• ຄູ່ມືອ້າງອິງໂປເຊດເຊີ Nios II Gen2
• ຄູ່ມືນັກພັດທະນາຊອບແວ Nios II Gen2

ອັບເດດ Nios II EDS v15.0

v15.0 Nios II EDS ລວມມີຄຸນສົມບັດໃໝ່ ແລະການປັບປຸງຕໍ່ໄປນີ້:

• ໃໝ່ MAX 10 ຕົວແປງອະນາລັອກເປັນດິຈິຕອລ (ADC) HAL ໄດເວີ
• New Queued Serial Peripheral Interface (QSPI) HAL Driver
• ການປັບປຸງໃຫ້ໄດເວີ MAX 10 ADC HAL
• Nios II GNU toolchain ອັບເກຣດເປັນ v4.9.1
  • ປັບປຸງການຮອງຮັບການເພີ່ມປະສິດທິພາບເວລາເຊື່ອມຕໍ່ (-flto)— ການຄວບຄຸມການເພີ່ມປະສິດທິພາບຕົວຊີ້ທົ່ວໂລກຫຼາຍຂຶ້ນໂດຍໃຊ້ mgpopt=[none, local, global, data, all]
  • ການກວດສອບຕົວຊີ້ Null (ໃໝ່ໃນ GNU v4.9.1) ສາມາດຖືກປິດໃຊ້ງານດ້ວຍ –fno-delete-null-pointer-checks
• Nios II Linux kernel ແລະອົງປະກອບຂອງລະບົບຕ່ອງໂສ້ເຄື່ອງມືໄດ້ຮັບການຍອມຮັບ upstream High-profile ບັນ​ຫາ​ທີ່​ໄດ້​ຮັບ​ການ​ແກ້​ໄຂ​:
• ບັນຫາຄົນຂັບ EPCQ HAL ຖືກແກ້ໄຂແລ້ວ
• ເຄື່ອງກຳເນີດຂອງ Newlib ແບບກຳນົດເອງຖືກແກ້ໄຂຢູ່ໃນເຄື່ອງໝາຍ Windows Nios II
• stdin ໃນປັດຈຸບັນເຮັດວຽກຢ່າງຖືກຕ້ອງໃນ Windows

ອັບເດດ Nios II EDS v14.1

ແກນປະມວນຜົນ Nios II Gen2

ຮຸ່ນສຸດທ້າຍຂອງ Nios II ແມ່ນ 14.0 ແລະມັນມີຊື່ວ່າ Nios II Classic. ລຸ້ນ Nios II ຫຼັງຈາກການສ້າງນີ້ເອີ້ນວ່າ Nios II Gen2. ໂປເຊດເຊີ Nios II Gen2 ແມ່ນ binary ທີ່ເຂົ້າກັນໄດ້ກັບໂປເຊດເຊີ Nios II Classic, ແຕ່ມີລັກສະນະໃຫມ່ຕໍ່ໄປນີ້:

• ທາງເລືອກສໍາລັບໄລຍະທີ່ຢູ່ 64-bit
• ພາກພື້ນໜ່ວຍຄວາມຈຳອຸປະກອນເສີມ
• ຄໍາແນະນໍາເລກຄະນິດທີ່ໄວກວ່າ ແລະກໍານົດຫຼາຍ

New Embedded IPs ສໍາລັບ 14.1

ບັນຊີລາຍຊື່ຂອງ IP ໃຫມ່ປະກອບມີ:

• IPs ຕົວແປງສັນຍານ HPS Ethernet – ເຫຼົ່ານີ້ອະນຸຍາດໃຫ້ທ່ານມອບຫມາຍ HPS Ethernet I/O pins
  ເປັນ FPGA I/O pins ແລະປ່ຽນພວກມັນຈາກຮູບແບບ GMII ເປັນ RGMII ຫຼື SGMII.
  ໝາຍເຫດ: ອັນນີ້ເປັນປະໂຫຍດຫຼາຍຖ້າທ່ານຖືກຈຳກັດ PIN ໂດຍ HPS I/O.
• ຫຼັກ IP ສະເພາະຄອບຄົວອຸປະກອນໃໝ່:
  • Arria 10 – IP ຕິດຕາມ TPIU. Trace ເປັນເຄື່ອງມືສຸດທ້າຍໃນການແກ້ໄຂຊອບແວ runtime, ຄືກັນກັບ Signaltap ແມ່ນສໍາລັບການພັດທະນາ FPGA. IP ນີ້ເຮັດໃຫ້ຜູ້ພັດທະນາສາມາດສົ່ງອອກສັນຍານດີບັ໊ກການຕິດຕາມ ARM® Cortex™-A9 ໄປຫາ pins ພາຍນອກເພື່ອໃຫ້ໂມດູນດີບັກການຕິດຕາມເຊັ່ນ Lauterbach® ຫຼື ARM Dstream, ສາມາດເຊື່ອມຕໍ່ກັບ A10 SoC Cortex-A9 ໄດ້.
  • Max 10 - IPs ໃໝ່ທີ່ສົ່ງສ່ວນຕິດຕໍ່ເຂົ້າກັນໄດ້ Qsys ໃຫ້ກັບ Max10 ADCs ແລະແຟລດຜູ້ໃຊ້. IPs ໃຫມ່ເຫຼົ່ານີ້ຖືກນໍາໃຊ້ໃນ Max10 example ການອອກແບບ. ການປ່ອຍ 14.1 ມີ ex ໃຫມ່ample ການ​ອອກ​ແບບ​ທີ່​ສະ​ແດງ​ໃຫ້​ເຫັນ​:
• ສູງສຸດ 10 ຮູບແບບການນອນ, ສໍາລັບຄໍາຮ້ອງສະຫມັກພະລັງງານຕ່ໍາ
• Analog I/O ສໍາລັບນັກພັດທະນາທີ່ຕ້ອງການໃຊ້ ADCs ປະສົມປະສານ
• ຄວາມສາມາດໃນການຕັ້ງຄ່າສອງເທົ່າຈາກ Max 10 on-chip configuration memory ການອອກແບບການອ້າງອີງລະບົບສີທອງ Cyclone® V ແລະ ArriaV SoC (GSRDs) ຍັງໄດ້ຮັບການປັບປຸງເພື່ອຮອງຮັບການປ່ອຍ 14.1 ACDS ແລະ SoC EDS, ນີ້ຫມາຍຄວາມວ່າພວກເຂົາຈະລວມເອົາ SoC ໂດຍອັດຕະໂນມັດ. ຊອບແວແກ້ໄຂໃນ 14.1 ຄືກັບການແກ້ໄຂ PLL ໃນ preloader.

ປັບປຸງການຮອງຮັບເຈົ້າພາບ 64-Bit
ໃນລຸ້ນນີ້, ຄວາມສາມາດ 64-bit ໄດ້ຖືກເພີ່ມເຂົ້າໃນເຄື່ອງມືຕໍ່ໄປນີ້:

• 64-bit nios2-gdb-server
• 64-bit nios2-flash-programmer
• 64-bit nios2-terminal

ໝາຍເຫດ: ພາຍໃນ ACDS, ຢ່າງໜ້ອຍມີເຊີບເວີ GDB ສອງເຄື່ອງ ແລະໂປຣແກມແຟລດສອງເຄື່ອງຖືກຈັດສົ່ງ.

ຍົກລະດັບສະພາບແວດລ້ອມ Eclipse
ສະພາບແວດລ້ອມ Eclipse ໄດ້ຖືກອັບເກຣດເປັນເວີຊັນ 4.3 ເພື່ອນຳເອົາຜົນປະໂຫຍດຂອງສະພາບແວດລ້ອມໃໝ່ກວ່າມາສູ່ຊຸດພັດທະນາ Nios II. ມີຄວາມແຕກຕ່າງທາງເລືອກແຖວຄໍາສັ່ງລະຫວ່າງ GCC v4.8.3 ແລະຮຸ່ນທີ່ສະຫນັບສະຫນູນກ່ອນຫນ້ານີ້. ຖ້າທ່ານມີໂຄງການທີ່ມີຢູ່ແລ້ວທີ່ສ້າງຂຶ້ນດ້ວຍສະບັບທີ່ຜ່ານມາ, ທ່ານຈໍາເປັນຕ້ອງປັບປຸງການຜະລິດຂອງທ່ານfiles ຫຼືສ້າງຊຸດສະຫນັບສະຫນູນກະດານຂອງທ່ານ (BSP). ມູນນິທິຊອບແວຟຣີສະຫນອງການດາວໂຫຼດທີ່ມີຢູ່ພາຍໃຕ້ການດາວໂຫຼດ GCC ແລະບັນທຶກການປ່ອຍ GCC ສະບັບເຕັມແມ່ນມີຢູ່ໃນ GCC Releases.
ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ http://gcc.gnu.org/

ອັບເກຣດເປັນ Nios II GNU Toolchain

ເຄື່ອງ​ມື​ດັ່ງ​ຕໍ່​ໄປ​ນີ້​ໄດ້​ຮັບ​ການ​ຍົກ​ລະ​ດັບ​:

• GCC ຫາເວີຊັນ 4.8.3
  • ການເພີ່ມປະສິດທິພາບເວລາເຊື່ອມຕໍ່ ([flto]) ຖືກເປີດໃຊ້
• GDB ກັບເວີຊັນ 7.7
• newlib ກັບເວີຊັນ 1.18

ສະພາບແວດລ້ອມການກໍ່ສ້າງໃນ windows host platform ໄດ້ຖືກປັບປຸງໃຫ້ດີທີ່ສຸດເພື່ອໃຫ້ເວລາກໍ່ສ້າງໄວຂຶ້ນ. ຕົວຢ່າງample, ການກໍ່ສ້າງພື້ນຖານ webຄໍາຮ້ອງສະຫມັກເຊີຟເວີໃນປັດຈຸບັນໃຊ້ເວລາຫນຶ່ງສ່ວນສາມຂອງເວລາທີ່ມັນເຄີຍໃຊ້.

ການຊ່ວຍເຫຼືອເພີ່ມເຕີມສໍາລັບ Max10
ໃນລຸ້ນນີ້, ມີການເພີ່ມການສະຫນັບສະຫນູນ Max10 ໂດຍຜ່ານການເພີ່ມການເລີ່ມຕົ້ນຫນ່ວຍຄວາມຈໍາແລະການສະຫນັບສະຫນູນ bootload ສໍາລັບຫນ່ວຍຄວາມຈໍາ flash ຂອງຜູ້ໃຊ້. ມີເວີຊັນເບຕ້າໃໝ່ file ຜົນປະໂຫຍດການແປງ, ເອີ້ນວ່າ alt-file-convert, ທີ່ເຮັດໃຫ້ມັນງ່າຍຂຶ້ນໃນການເອົາຂໍ້ມູນຂອງທ່ານເຂົ້າໄປໃນຮູບແບບທີ່ຖືກຕ້ອງສໍາລັບການໂຫຼດເຂົ້າໄປໃນ flash.

ອັບເກຣດເປັນ EPCQ IP Peripheral
ຊອບແວ HAL ແລະ bootloader ສະຫນັບສະຫນູນສໍາລັບການຍົກລະດັບ EPCQ soft IP peripheral ໄດ້ຖືກເພີ່ມ. EPCQ IP core ໄດ້ຮັບການຍົກລະດັບເພື່ອເພີ່ມການສະຫນັບສະຫນູນສໍາລັບຮູບແບບ x4 ແລະອຸປະກອນ L, ໃຫ້ການເຂົ້າເຖິງອຸປະກອນ EPCQ ໄດ້ໄວຂຶ້ນຈາກ Nios ຫຼືແມ່ບົດທີ່ອີງໃສ່ FPGA ອື່ນໆ.

ອັບເດດ Nios II EDS v14.0

ຮອງຮັບໂຮສ 64-ບິດ
Nios II Software Build Tools (SBT) v14.0 ຮອງຮັບພຽງແຕ່ລະບົບໂຮສ 64-bit ເທົ່ານັ້ນ.

ໝາຍເຫດ: ບໍ່ຮອງຮັບໂຮສ 32-bit ອີກຕໍ່ໄປ.
ຜົນປະໂຫຍດຕໍ່ໄປນີ້ Nios II ໄດ້ຖືກຍ້າຍໄປທີ່ຜະລິດຕະພັນ Quartus II:

• nios2-gdb-ເຊີບເວີ
• nios2-flash-ໂປຣແກຣມເມີ
• nios2-terminal

ການກວດສອບເວລາແລ່ນ
ໃນ Nios II EDS ລຸ້ນກ່ອນໜ້ານີ້, ຖ້າການກວດສອບ stack time ຖືກເປີດໃຊ້, ລະບົບ Nios II ອາດບໍ່ຕອບສະໜອງ. ບັນຫານີ້ຖືກແກ້ໄຂໃນ v14.0.

ສະຫນັບສະຫນູນການໂດດຍາວ
ໃນລຸ້ນກ່ອນໜ້າຂອງ Nios II EDS, compiler ບໍ່ຮອງຮັບການໂດດຍາວຢ່າງຖືກຕ້ອງ (ນອກຂອບເຂດທີ່ຢູ່ 256-MB). ບັນຫານີ້ຖືກແກ້ໄຂໃນ v14.0

ຮອງຮັບຮາດແວຈຸດລອຍ 2
ເພື່ອຮອງຮັບຮາດແວ Floating Point 2 ຢ່າງສົມບູນ, ທ່ານຕ້ອງລວບລວມຫ້ອງສະໝຸດ C ໃໝ່. ໃນ Nios II EDS v13.1, ຕົວເຊື່ອມຕໍ່ລົ້ມເຫລວໃນການເຊື່ອມໂຍງຫ້ອງສະຫມຸດ C ທີ່ລວບລວມຄືນໃຫມ່ກັບແອັບພລິເຄຊັນ. ບັນຫານີ້ຖືກແກ້ໄຂໃນ v14.0.

ສະຫນັບສະຫນູນຂົວ Qsys
ເລີ່ມຕົ້ນດ້ວຍ v14.0, Nios II EDS ຮອງຮັບ Address Span Extender ແລະ IRQ Bridge cores.

ຮອງຮັບໂປເຊດເຊີ Nios II Gen2

ແກນປະມວນຜົນ Nios II Gen2
ໃນ v14.0, ຫຼັກໂຮງງານຜະລິດ Nios II ປະກອບມີກ່ອນview ການປະຕິບັດຫຼັກຂອງໂຮງງານຜະລິດ Nios II Gen2, ສະຫນັບສະຫນູນຄອບຄົວອຸປະກອນຫລ້າສຸດຂອງ Altera. ຫຼັກຂອງໂປເຊດເຊີ Nios II Gen2 ສະຫນອງຂະຫນາດແລະການປະຕິບັດທີ່ຄ້າຍຄືກັນກັບໂປເຊດເຊີ Nios II ຕົ້ນສະບັບ, ແລະເຫມາະສົມກັບລະຫັດໂປເຊດເຊີ Nios II Classic ໃນລະດັບສອງ. ການໄຫຼເຂົ້າຂອງເຄື່ອງມືແລະ HAL ປະກອບມີທາງເລືອກທີ່ຈະສະຫນັບສະຫນູນຄຸນນະສົມບັດ Nios II Gen2. ຂະບວນການເຮັດວຽກສໍາລັບການສ້າງ BSPs ແລະຊອບແວການກໍ່ສ້າງແມ່ນຄືກັນ, ແຕ່ BSPs ທີ່ສ້າງຂຶ້ນສໍາລັບໂຮງງານຜະລິດ Nios II Classic ຕ້ອງໄດ້ຮັບການຜະລິດຄືນໃຫມ່.

ຮອງຮັບ HAL ສໍາລັບໂປເຊດເຊີ Nios II Gen2
Nios II Hardware Abstraction Layer (HAL) ຖືກຂະຫຍາຍເພື່ອຮອງຮັບຄຸນສົມບັດຕໍ່ໄປນີ້ຂອງ Nios II Gen2:

• ໄລຍະທີ່ຢູ່ 32-ບິດ
• ພື້ນທີ່ຄວາມຊົງຈໍາຂອງອຸປະກອນຕໍ່ພ່ວງ (ບໍ່ຖືກເກັບໄວ້).
• ການປົກປ້ອງ ECC ກ່ຽວກັບແຄດຂໍ້ມູນ ແລະ TCMs ໃນຫຼັກ Nios II/f

ແກນປະມວນຜົນ Nios II Gen2 ແລະຮອງຮັບ MAX 10 FPGA
ອຸປະກອນ MAX 10 FPGA ໄດ້ຮັບການສະຫນັບສະຫນູນໂດຍໂປເຊດເຊີ Nios II Gen2, ແຕ່ບໍ່ແມ່ນໂດຍໂປເຊດເຊີ Nios II Classic. ເພື່ອປະຕິບັດລະບົບ Nios II ໃນອຸປະກອນ MAX 10, ທ່ານຕ້ອງໃຊ້ຫຼັກຂອງໂປເຊດເຊີ Nios II Gen2. ອົງປະກອບຫນ່ວຍຄວາມຈໍາ Flash Altera On-chip, ນໍາສະເຫນີໃນ 14.0, ເຮັດໃຫ້ Avalon-MM ເຂົ້າເຖິງຫນ່ວຍຄວາມຈໍາ flash ຜູ້ໃຊ້ເທິງຊິບ MAX 10. ດ້ວຍອົງປະກອບນີ້, ເຄື່ອງສຳເນົາເຄື່ອງໃສ່ເກີບ Nios II ສາມາດສຳເນົາລະຫັດໃສ່ RAM ຈາກໜ່ວຍຄວາມຈຳແຟລດຜູ້ໃຊ້ MAX 10. 1.4.6.3.2. ການສະຫນັບສະຫນູນເຄື່ອງມືສໍາລັບ MAX 10 FPGA HAL ເພີ່ມການສະຫນັບສະຫນູນພື້ນຖານຂອງໄດເວີສໍາລັບຕົວແປງ MAX 10 analog to digital (A/D). ອຸປະຖຳການຂຽນໂປຣແກຣມຂອງອຸປະກອນ Altera ໄດ້ຖືກອັບເດດເພື່ອຮອງຮັບການຕັ້ງໂປຣແກມ MAX 10 user flash memory.

ມີຫຍັງໃໝ່ໃນ v14.0a10: ໂປເຊດເຊີ Nios II Gen2 ແລະ ຮອງຮັບ Arria 10 FPGA
ອຸປະກອນ Arria 10 FPGA ໄດ້ຮັບການສະຫນັບສະຫນູນໂດຍໂປເຊດເຊີ Nios II Gen2, ແຕ່ບໍ່ແມ່ນໂດຍໂປເຊດເຊີ Nios II ຄລາສສິກ. ເພື່ອປະຕິບັດລະບົບ Nios II ໃນອຸປະກອນ Arria 10, ທ່ານຕ້ອງໃຊ້ຫຼັກໂຮງງານຜະລິດ Nios II Gen2.

ອັບເດດ Nios II EDS v13.1

GCC ອັບເກຣດເປັນ 4.7.3
ໃນ v13.1, Nios II Software Build Tools (SBT) ໄດ້ຮັບການອັບເດດເພື່ອຮອງຮັບ GCC ລຸ້ນ v4.7.3. ມີຄວາມແຕກຕ່າງທາງເລືອກແຖວຄໍາສັ່ງລະຫວ່າງ GCC v4.7.3 ແລະຮຸ່ນທີ່ສະຫນັບສະຫນູນກ່ອນຫນ້ານີ້. ຖ້າທ່ານມີໂຄງການທີ່ມີຢູ່ແລ້ວທີ່ສ້າງຂຶ້ນດ້ວຍສະບັບທີ່ຜ່ານມາ, ທ່ານຈໍາເປັນຕ້ອງປັບປຸງການຜະລິດຂອງທ່ານfiles ຫຼືສ້າງຊຸດສະຫນັບສະຫນູນກະດານຂອງທ່ານ (BSP).

ໝາຍເຫດ: GCC v4.7.3 ເພີ່ມຄຳເຕືອນ ແລະຂໍ້ຄວາມໃໝ່ຫຼາຍຢ່າງ. ຖ້າທ່ານໃຊ້ຕົວເລືອກເສັ້ນຄໍາສັ່ງ -Werror ໃນສະບັບກ່ອນຫນ້າ, ທ່ານອາດຈະເຫັນຄວາມຜິດພາດທີ່ບໍ່ຄາດຄິດທີ່ເກີດຂື້ນໂດຍຄໍາເຕືອນໃຫມ່. ສໍາລັບລາຍລະອຽດກ່ຽວກັບການຈັດຕັ້ງປະຕິບັດ Nios II GCC 4.7.3, ອ້າງອີງເຖິງ Nios II GNU toolchain upgrade ຈາກ GCC 4.1.2 ເປັນ GCC 4.7.3 ໃນ Altera Knowledge Base. ມູນນິທິຊອບແວຟຣີໃຫ້ຄຳແນະນຳການສົ່ງໄປຫາ GCC 4.7, ບັນທຶກບັນຫາທົ່ວໄປ. ຄູ່ມືນີ້ສາມາດພົບໄດ້ໃນ GCC, GNU Compiler Collection, ພາຍໃຕ້ການ Porting to GCC 4.7. ບັນທຶກການປ່ອຍ GCC ສະບັບເຕັມແມ່ນມີໃຫ້ພາຍໃຕ້ GCC Releases.

ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ

• ຖານຄວາມຮູ້ Altera
• http://gcc.gnu.org/

ປັບປຸງການຮອງຮັບຄໍາແນະນໍາແບບກຳນົດເອງຂອງຈຸດລອຍ
ໃນ v13.1, Qsys ເພີ່ມທາງເລືອກໃນການເລືອກອົງປະກອບຊຸດຄໍາແນະນໍາທີ່ກໍານົດເອງຂອງຈຸດລອຍ, Floating Point Hardware 2. ເພື່ອເອົາ advantage ຂອງການສະຫນັບສະຫນູນຊອບແວສໍາລັບ Floating Point Hardware 2 ຄໍາແນະນໍາ, ປະກອບມີ altera_nios_custom_instr_floating_point_2.h, ເຊິ່ງບັງຄັບໃຫ້ GCC ເອີ້ນຟັງຊັນຄະນິດສາດ newlib (ແທນທີ່ຈະເປັນຟັງຊັນຄະນິດສາດທີ່ສ້າງຂຶ້ນໃນ GCC). Altera ແນະນໍາໃຫ້ທ່ານ recompile newlib ກັບສໍາລັບການປະຕິບັດທີ່ດີທີ່ສຸດ.

ໝາຍເຫດ: ຢ່າໃຊ້ຕົວເລືອກແຖວຄໍາສັ່ງ –mcustom -fpu-cfg ສໍາລັບ GCC. ຕົວເລືອກນີ້ບໍ່ຮອງຮັບຄໍາແນະນໍາຮາດແວຈຸດລອຍ 2. ເຄື່ອງມືສ້າງຊອບແວ Nios II (SBT) ເພີ່ມຄໍາສັ່ງສ່ວນບຸກຄົນ –mcustom ເພື່ອສ້າງfile ເພື່ອຮອງຮັບຄໍາແນະນໍາແບບກຳນົດເອງຂອງ Floating Point Hardware 2.

ສະ ໜັບ ສະ ໜູນ ECC
ເລີ່ມຕົ້ນໃນ v13.1, ຕົວແກ້ໄຂພາລາມິເຕີຂອງໂປເຊດເຊີ Nios II ຊ່ວຍໃຫ້ທ່ານເປີດໃຊ້ການປົກປ້ອງ ECC ສໍາລັບ RAMs ໃນຫຼັກຂອງໂປເຊດເຊີແລະແຄດຄໍາແນະນໍາ. ໂດຍຄ່າເລີ່ມຕົ້ນ, ECC ບໍ່ໄດ້ຖືກເປີດໃຊ້ເມື່ອຣີເຊັດ. ດັ່ງນັ້ນ, ຊອບແວຈະຕ້ອງເປີດໃຊ້ການປົກປ້ອງ ECC. ຊອບແວຍັງສາມາດໃສ່ຂໍ້ຜິດພາດ ECC ເຂົ້າໄປໃນບິດຂໍ້ມູນ RAM ເພື່ອສະຫນັບສະຫນູນການທົດສອບຕົວຈັດການການຍົກເວັ້ນ ECC ແລະລົດເມເຫດການ. Nios II Hardware Abstraction Layer (HAL) ແມ່ນຂະຫຍາຍອອກໄປເພື່ອຮອງຮັບການເລີ່ມຕົ້ນ ECC ແລະການຈັດການຂໍ້ຍົກເວັ້ນ.

Universal Boot Copier
ໃນ v13.1, ເຄື່ອງສຳເນົາເຄື່ອງຖ່າຍໃສ່ເກີບ Nios II ຖືກອັບເກຣດເພື່ອຮອງຮັບອຸປະກອນແຟລດຫຼາຍປະເພດ. ເຄື່ອງສຳເນົາບູດທີ່ອັບເກຣດແມ່ນເອີ້ນວ່າເຄື່ອງສຳເນົາບູດທົ່ວໄປ. ເຄື່ອງສຳເນົາ boot Nios II ສຳເນົາ binaries ຂອງແອັບພລິເຄຊັນຈາກອຸປະກອນແຟລດໄປຫາໜ່ວຍຄວາມຈຳທີ່ປ່ຽນແປງໄດ້. ໜ່ວຍຄວາມຈຳແຟລດຖືກວາງໄວ້ດ້ວຍຮູບ FPGA ຢູ່ທີ່ທີ່ຢູ່ຄວາມຈຳຕໍ່າສຸດ, ຕິດຕາມດ້ວຍຮູບພາບຄູ່ຂອງ Nios II. ໃນການປ່ອຍຜະລິດຕະພັນທີ່ຜ່ານມາ, ຂະຫນາດຮູບພາບ FPGA ໄດ້ຖືກແກ້ໄຂສໍາລັບແຕ່ລະຄອບຄົວອຸປະກອນ. ຢ່າງໃດກໍຕາມ, ສໍາລັບອຸປະກອນໃນຄອບຄົວ Cyclone V, Stratix V, ແລະ Arria V, ຂະຫນາດຮູບພາບແຕກຕ່າງກັນໄປຕາມຕົວແປດັ່ງຕໍ່ໄປນີ້:

• ປະເພດແຟລດ: Quad-output (EPCQ) ຫຼື single-output (EPCS) ອຸປະກອນການຕັ້ງຄ່າໂປຣແກຣມທີ່ປັບປຸງໃຫ້ດີຂຶ້ນ
• ຄວາມອາດສາມາດຂອງອຸປະກອນ Flash: 128 ຫຼື 256 Mbits
• ການບີບອັດ
• ການ​ຕັ້ງ​ຄ່າ​ການ​ຕັ້ງ​ຄ່າ​ສ່ວນ​ຕໍ່​ຂ້າງ​ຕໍ່​ຂ້າງ (SPI): ×1 ຫຼື ×4
• ຮູບ​ແບບ​ອຸ​ປະ​ກອນ​: ດຽວ​ຫຼື cascaded​

ມັນເປັນການຍາກສໍາລັບເຄື່ອງສໍາເນົາ boot ເພື່ອກໍານົດການລວມກັນໃນປະຈຸບັນເພື່ອໃຫ້ມັນສາມາດນໍາໃຊ້ຂະຫນາດຮູບພາບທີ່ເຫມາະສົມ, ແລະວິທີການໃດໆທີ່ອາດຈະບໍ່ສະຫນັບສະຫນູນການຕັ້ງຄ່າໃນອະນາຄົດ. ເພື່ອແກ້ໄຂບັນຫານີ້, ຫົວຈະຖືກເພີ່ມໃສ່ຮູບພາບ FPGA ເພື່ອລະບຸຂະຫນາດຂອງຮູບພາບ. ໂດຍການນໍາໃຊ້ຂະຫນາດຮູບພາບຈາກສ່ວນຫົວ, ເຄື່ອງສໍາເນົາເກີບທົ່ວໄປສາມາດເຮັດວຽກກັບການຕັ້ງຄ່າແຟດໃດໆໃນອຸປະກອນປະຈຸບັນຫຼືໃນອະນາຄົດ. ຜົນປະໂຫຍດ sof2flash ໄດ້ຖືກປັບປຸງເພື່ອສະຫນັບສະຫນູນເຄື່ອງສໍາເນົາ boot ທົ່ວໄປ. ການປ່ຽນແປງນີ້ບໍ່ມີຜົນກະທົບກັບຄວາມສາມາດຂອງຕັນຄວບຄຸມ FPGA ທີ່ຈະດໍາເນີນໂຄງການຮູບພາບ FPGA ໂດຍອັດຕະໂນມັດໃນເວລາເປີດເຄື່ອງ.

ບັນຫາທີ່ຮູ້ຈັກ ແລະ Errata
ບັນຊີລາຍຊື່ຕໍ່ໄປນີ້ປະກອບດ້ວຍບັນຫາທີ່ຮູ້ຈັກ ແລະຄວາມຜິດພາດ, ຖ້າມີ:

• ມີຄວາມແຕກຕ່າງກັນເລັກນ້ອຍໃນພຶດຕິກໍາຖານຄວາມຈໍາຂອງໂປເຊດເຊີ Nios II Gen2 ທີ່ອາດຈະສົ່ງຜົນກະທົບຕໍ່ນັກພັດທະນາທີ່ເລືອກທີ່ຈະໃຊ້ພຶດຕິກໍາການເກັບຂໍ້ມູນທີ່ບໍ່ແມ່ນມາດຕະຖານຂອງໂປເຊດເຊີຄລາສສິກໃນແອັບພລິເຄຊັນຂອງພວກເຂົາ.

ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ
Altera Knowledge Base ສໍາລັບຂໍ້ມູນເພີ່ມເຕີມກ່ຽວກັບບັນຫາທີ່ຮູ້ຈັກ ແລະຄວາມຜິດພາດ ແລະວິທີການເຮັດວຽກອ້ອມຂ້າງພວກເຂົາ, ຊອກຫາ Altera Knowledge Base.

• Nios II Embedded Design Suite Notes Release Notes ສົ່ງຄໍາຕິຊົມ

ເອກະສານ / ຊັບພະຍາກອນ

intel Nios II Embedded Design Suite Notes Release Notes [pdf] ຄໍາແນະນໍາ Nios II, Embedded Design Suite Release Notes, Nios II Embedded Design Suite Notes Release Notes, Design Suite Release Notes

ເອກະສານອ້າງອີງ

• ຄູ່ມືຜູ້ໃຊ້