Catatan Rilis Intel Nios II Embedded Design Suite
Catatan Rilis Nios II Embedded Design Suite
Catatan rilis ini mencakup versi 13.1 hingga 15.0 dari Altera® Nios® II Embedded Design Suite (EDS). Catatan rilis ini menjelaskan riwayat revisi untuk Nios II EDS. Untuk daftar errata terbaru untuk EDS Nios II, cari Basis Pengetahuan di bawah Dukungan di Altera weblokasi. Anda dapat menggunakan Basis Pengetahuan untuk mencari kesalahan berdasarkan versi produk yang terpengaruh dan kriteria lainnya.
Informasi Terkait Mengubah Basis Pengetahuan
Riwayat Revisi Produk
Tabel berikut menunjukkan riwayat revisi Nios II EDS.
Riwayat Revisi Suite Desain Tertanam Nios II
Untuk informasi lebih lanjut tentang fitur EDS Nios II, lihat buku pegangan Nios II.
Perusahaan Intel. Seluruh hak cipta. Intel, logo Intel, dan merek Intel lainnya adalah merek dagang dari Intel Corporation atau anak perusahaannya. Intel menjamin kinerja produk FPGA dan semikonduktornya dengan spesifikasi terkini sesuai dengan garansi standar Intel, tetapi berhak untuk membuat perubahan pada produk dan layanan apa pun kapan saja tanpa pemberitahuan. Intel tidak bertanggung jawab atau berkewajiban yang timbul dari aplikasi atau penggunaan informasi, produk, atau layanan apa pun yang dijelaskan di sini kecuali secara tegas disetujui secara tertulis oleh Intel. Pelanggan Intel disarankan untuk mendapatkan spesifikasi perangkat versi terbaru sebelum mengandalkan informasi yang dipublikasikan dan sebelum melakukan pemesanan produk atau layanan. *Nama dan merek lain dapat diklaim sebagai milik orang lain.
Informasi Terkait
- Buku Pegangan Referensi Prosesor Klasik Nios II
- Buku Pegangan Pengembang Perangkat Lunak Klasik Nios II
- Buku Pegangan Referensi Prosesor Nios II Gen2
- Buku Pegangan Pengembang Perangkat Lunak Nios II Gen2
Pembaruan Nios II EDS v15.0
V15.0 Nios II EDS mencakup fitur-fitur baru dan yang disempurnakan berikut ini:
- Driver HAL konverter analog-ke-digital (ADC) MAX 10 baru
- Driver HAL Serial Peripheral Interface (QSPI) Baru
- Penyempurnaan pada MAX 10 ADC HAL Driver
- Toolchain GNU Nios II ditingkatkan ke v4.9.1
- Peningkatan dukungan untuk pengoptimalan waktu tautan (-flto)— Kontrol lebih besar atas pengoptimalan pointer global menggunakan mgpopt=[none, local, global, data, all]
- Pemeriksaan penunjuk kosong (baru di GNU v4.9.1) dapat dinonaktifkan dengan –fno-delete-null-pointer-checks
- Komponen kernel dan toolchain Nios II Linux telah diterima di upstream High-profile masalah diselesaikan:
- Masalah driver EPCQ HAL diperbaiki
- Generator newlib kustom diperbaiki di terminal Windows Nios II
- stdin sekarang berfungsi dengan benar di Windows
Pembaruan Nios II EDS v14.1
Inti Prosesor Nios II Gen2
Versi terakhir dari Nios II adalah 14.0 dan diberi nama Nios II Classic. Versi Nios II setelah build ini disebut Nios II Gen2. Prosesor Nios II Gen2 kompatibel dengan prosesor Nios II Classic, tetapi memiliki fitur baru sebagai berikut:
- Opsi untuk rentang alamat 64-bit
- Wilayah memori periferal opsional
- Instruksi aritmatika yang lebih cepat dan lebih deterministik
IP Tertanam Baru untuk 14.1
Daftar IP baru meliputi:
- IP konverter Ethernet HPS – Ini memungkinkan Anda menetapkan pin I/O Ethernet HPS
ke pin I/O FPGA dan mengubahnya dari format GMII ke RGMII atau SGMII.
Catatan: Ini sangat membantu jika pin Anda dibatasi oleh I/O HPS. - Inti IP khusus keluarga perangkat baru:
- Arria 10 – TPIU melacak IP. Trace adalah alat utama dalam debug perangkat lunak runtime, seperti halnya Signaltap untuk pengembangan FPGA. IP ini memungkinkan pengembang untuk mengekspor sinyal debug pelacakan ARM® Cortex™-A9 ke pin eksternal sehingga modul pelacakan debug seperti Lauterbach® atau ARM Dstream, dapat dihubungkan ke A10 SoC Cortex-A9.
- Max 10 – IP baru yang menghadirkan antarmuka yang kompatibel dengan Qsys ke Max10 ADC dan flash pengguna. IP baru ini digunakan di Max10 example desain. Rilis 14.1 memiliki mantan baruample desain yang menunjukkan:
- Max 10 mode tidur, untuk aplikasi berdaya rendah
- Analog I/O untuk developer yang ingin menggunakan ADC terintegrasi
- Kemampuan konfigurasi ganda dari memori flash konfigurasi on-chip Max 10 Desain referensi sistem emas (GSRD) Cyclone® V dan ArriaV SoC juga telah diperbarui untuk mendukung rilis 14.1 ACDS dan SoC EDS, ini berarti mereka akan secara otomatis menyertakan SoC perbaikan perangkat lunak di 14.1 seperti solusi PLL di preloader.
Dukungan Host 64-Bit Ditingkatkan
Dalam rilis ini, kemampuan 64-bit ditambahkan ke alat berikut:
- Server nios64-gdb 2-bit
- Pemrogram nios64-flash 2-bit
- Terminal nios64 2-bit
Catatan: Di dalam ACDS, setidaknya dua server GDB dan dua pemrogram flash dikirimkan.
Upgrade ke Lingkungan Eclipse
Lingkungan Eclipse telah ditingkatkan ke versi 4.3 untuk membawa keuntungan dari lingkungan yang lebih baru ke rangkaian pengembangan Nios II. Ada perbedaan opsi baris perintah antara GCC v4.8.3 dan versi yang didukung sebelumnya. Jika Anda memiliki proyek yang dibuat dengan versi sebelumnya, Anda perlu memperbarui merek Andafiles atau buat ulang paket dukungan papan (BSP) Anda. Free Software Foundation menyediakan unduhan yang tersedia di bawah Unduhan GCC dan catatan rilis GCC lengkap tersedia di bawah Rilis GCC.
Informasi Terkait http://gcc.gnu.org/
Upgrade ke Toolchain GNU Nios II
Alat-alat berikut telah ditingkatkan:
- GCC ke versi 4.8.3
- Pengoptimalan waktu tautan ([flto]) diaktifkan
- GDB ke versi 7.7
- lib baru ke versi 1.18
Lingkungan build pada platform host windows telah dioptimalkan untuk memberikan waktu build yang lebih cepat. Untuk mantanample, membangun dasar webaplikasi server sekarang membutuhkan sepertiga dari waktu dulu.
Dukungan Tambahan untuk Max10
Pada rilis ini ditambahkan dukungan untuk Max10 melalui penambahan inisialisasi memori dan dukungan bootload untuk memori flash pengguna. Ada versi beta yang baru file utilitas konversi, disebut alt-file-convert, yang membuatnya lebih mudah untuk memasukkan data Anda ke dalam format yang benar untuk dimuat ke dalam flash.
Upgrade ke Periferal IP EPCQ
Perangkat lunak HAL dan dukungan bootloader untuk perangkat soft IP EPCQ yang ditingkatkan telah ditambahkan. Inti IP EPCQ telah ditingkatkan untuk menambahkan dukungan untuk mode x4 dan perangkat L, memberikan akses lebih cepat ke perangkat EPCQ dari Nios atau master berbasis FPGA lainnya.
Pembaruan Nios II EDS v14.0
Dukungan Tuan Rumah 64-Bit
Nios II Software Build Tools (SBT) v14.0 hanya mendukung sistem host 64-bit.
Catatan: Host 32-bit tidak lagi didukung.
Utilitas Nios II berikut telah dipindahkan ke produk Quartus II:
- nios2-gdb-server
- nios2-flash-programmer
- nios2-terminal
Pemeriksaan Stack waktu berjalan
Pada versi EDS Nios II sebelumnya, jika pemeriksaan tumpukan run-time diaktifkan, sistem Nios II dapat menjadi tidak responsif. Masalah ini diselesaikan di v14.0.
Dukungan Lompat Jauh
Pada versi EDS Nios II sebelumnya, kompiler tidak mendukung lompat jauh dengan benar (di luar rentang alamat 256 MB). Masalah ini diselesaikan di v14.0
Dukungan Perangkat Keras Floating Point 2
Untuk sepenuhnya mendukung Floating Point Hardware 2, Anda harus mengkompilasi ulang pustaka C newlib. Pada Nios II EDS v13.1, linker gagal menautkan library C yang telah dikompilasi ulang dengan aplikasi. Masalah ini diselesaikan di v14.0.
Dukungan Jembatan Qsys
Dimulai dengan v14.0, Nios II EDS mendukung core Address Span Extender dan IRQ Bridge.
Dukungan Prosesor Nios II Gen2
Inti Prosesor Nios II Gen2
Di v14.0, inti prosesor Nios II menyertakan praview implementasi inti prosesor Nios II Gen2, mendukung keluarga perangkat Altera terbaru. Inti prosesor Nios II Gen2 memberikan ukuran dan kinerja yang serupa dengan prosesor Nios II asli, dan kompatibel dengan kode prosesor Nios II Classic pada tingkat biner. Alur alat dan HAL menyertakan opsi untuk mendukung fitur Nios II Gen2. Alur kerja untuk menghasilkan BSP dan membangun perangkat lunak adalah sama, tetapi BSP yang dihasilkan untuk prosesor Nios II Classic harus dibuat ulang.
Dukungan HAL untuk Prosesor Nios II Gen2
Lapisan Abstraksi Perangkat Keras (HAL) Nios II diperluas untuk mendukung fitur-fitur Nios II Gen2 berikut ini:
- Rentang alamat 32-bit
- Wilayah memori periferal (tidak di-cache).
- Perlindungan ECC pada cache data dan TCM di inti Nios II/f
Inti Prosesor Nios II Gen2 dan Dukungan FPGA MAX 10
Perangkat MAX 10 FPGA didukung oleh prosesor Nios II Gen2, tetapi tidak didukung oleh prosesor Nios II Classic. Untuk menerapkan sistem Nios II pada perangkat MAX 10, Anda harus menggunakan inti prosesor Nios II Gen2. Komponen memori Flash On-chip Altera, diperkenalkan pada 14.0, memungkinkan akses Avalon-MM ke memori flash pengguna MAX 10 pada chip. Dengan komponen ini, boot copier Nios II dapat menyalin kode ke RAM dari memori flash pengguna MAX 10. 1.4.6.3.2. Dukungan Alat untuk FPGA MAX 10 HAL menambahkan dukungan driver dasar untuk konverter analog ke digital (A/D) MAX 10. Utilitas pemrograman perangkat Altera diperbarui untuk mendukung pemrograman memori flash pengguna MAX 10.
Yang Baru di v14.0a10: Prosesor Nios II Gen2 dan Dukungan Arria 10 FPGA
Perangkat Arria 10 FPGA didukung oleh prosesor Nios II Gen2, tetapi tidak didukung oleh prosesor Nios II klasik. Untuk menerapkan sistem Nios II pada perangkat Arria 10, Anda harus menggunakan inti prosesor Nios II Gen2.
Pembaruan Nios II EDS v13.1
GCC Ditingkatkan ke 4.7.3
Pada v13.1, Nios II Software Build Tools (SBT) telah diperbarui untuk mendukung GCC versi v4.7.3. Ada perbedaan opsi baris perintah antara GCC v4.7.3 dan versi yang didukung sebelumnya. Jika Anda memiliki proyek yang dibuat dengan versi sebelumnya, Anda perlu memperbarui merek Andafiles atau buat ulang paket dukungan papan (BSP) Anda.
Catatan: GCC v4.7.3 menambahkan beberapa peringatan dan pesan baru. Jika Anda menggunakan opsi baris perintah -Werror di versi sebelumnya, Anda mungkin melihat kesalahan tak terduga yang dihasilkan oleh peringatan baru. Untuk detail tentang implementasi Nios II GCC 4.7.3, lihat pemutakhiran toolchain GNU Nios II dari GCC 4.1.2 ke GCC 4.7.3 di Basis Pengetahuan Altera. Free Software Foundation memberikan panduan untuk melakukan porting ke GCC 4.7, yang mendokumentasikan masalah-masalah umum. Panduan ini dapat ditemukan di GCC, GNU Compiler Collection, di bawah Porting to GCC 4.7. Catatan rilis GCC lengkap tersedia di bawah Rilis GCC.
Informasi Terkait
- Basis Pengetahuan Altera
- http://gcc.gnu.org/
Dukungan Instruksi Kustom Floating Point yang Disempurnakan
Di v13.1, Qsys menambahkan opsi untuk memilih komponen set instruksi kustom floating point baru, Floating Point Hardware 2. Untuk menggunakan advantage dukungan perangkat lunak untuk instruksi Floating Point Hardware 2, termasuk altera_nios_custom_instr_floating_point_2.h, yang memaksa GCC untuk memanggil fungsi matematika newlib (bukan fungsi matematika bawaan GCC). Altera merekomendasikan Anda mengkompilasi ulang newlib dengan untuk kinerja optimal.
Catatan: Jangan gunakan opsi baris perintah –mcustom -fpu-cfg untuk GCC. Opsi ini tidak mendukung instruksi Floating Point Hardware 2. Alat pembuatan perangkat lunak Nios II (SBT) menambahkan perintah –mcustom individual ke makefile untuk mendukung instruksi kustom Floating Point Hardware 2.
Dukungan ECC
Mulai v13.1, editor parameter Prosesor Nios II memungkinkan Anda mengaktifkan perlindungan ECC untuk RAM di inti prosesor dan cache instruksi. Secara default, ECC tidak diaktifkan saat reset. Oleh karena itu, perangkat lunak harus mengaktifkan perlindungan ECC. Perangkat lunak juga dapat menyuntikkan kesalahan ECC ke dalam bit data RAM untuk mendukung pengujian pengendali pengecualian ECC dan bus kejadian. Lapisan Abstraksi Perangkat Keras (HAL) Nios II diperluas untuk mendukung inisialisasi ECC dan penanganan pengecualian.
Mesin Fotokopi Boot Universal
Di v13.1, boot copier Nios II diupgrade untuk mendukung lebih banyak jenis perangkat flash. Mesin fotokopi boot yang ditingkatkan disebut mesin fotokopi boot universal. Mesin fotokopi booting Nios II menyalin binari aplikasi dari perangkat flash ke memori yang mudah menguap. Memori flash ditata dengan gambar FPGA di alamat memori terendah, diikuti oleh gambar biner aplikasi Nios II. Dalam rilis produk sebelumnya, ukuran gambar FPGA ditetapkan untuk setiap rangkaian perangkat. Namun, untuk perangkat dalam keluarga Cyclone V, Stratix V, dan Arria V, ukuran gambar bervariasi tergantung pada variabel berikut:
- Jenis lampu kilat: Quad-output (EPCQ) atau perangkat single-output (EPCS) Enhanced Programmable Configuration
- Kapasitas perangkat flash: 128 atau 256 Mbits
- Kompresi
- Konfigurasi antarmuka periferal serial (SPI): ×1 atau ×4
- Tata letak perangkat: tunggal atau bertingkat
Sulit bagi penyalin boot untuk mengidentifikasi kombinasi saat ini sehingga dapat menggunakan ukuran gambar yang sesuai, dan algoritme apa pun mungkin gagal mendukung konfigurasi di masa mendatang. Untuk mengatasi masalah ini, header ditambahkan ke gambar FPGA untuk menentukan ukuran gambar. Dengan menggunakan ukuran gambar dari header, penyalin boot universal dapat bekerja dengan konfigurasi flash apa pun di perangkat saat ini atau yang akan datang. Utilitas sof2flash diperbarui untuk mendukung penyalin boot universal. Perubahan ini tidak memengaruhi kemampuan blok kontrol FPGA untuk memprogram gambar FPGA secara otomatis saat dihidupkan.
Masalah yang Diketahui dan Errata
Daftar berikut berisi masalah umum dan kesalahan, jika ada:
- Ada perbedaan kecil dalam perilaku cache prosesor Nios II Gen2 yang mungkin memengaruhi pengembang yang memilih untuk memanfaatkan perilaku cache non-standar dari prosesor klasik dalam aplikasi mereka.
Informasi Terkait
Basis Pengetahuan Altera Untuk informasi lebih lanjut tentang masalah yang diketahui dan errata dan cara mengatasinya, cari Basis Pengetahuan Altera.
- Catatan Rilis Nios II Embedded Design Suite Kirim Umpan Balik
Dokumen / Sumber Daya
 |
Catatan Rilis Intel Nios II Embedded Design Suite [Bahasa Indonesia:] Instruksi Nios II, Catatan Rilis Suite Desain Tertanam, Catatan Rilis Suite Desain Tertanam Nios II, Catatan Rilis Suite Desain |
