Note sulla versione di Intel Nios II Embedded Design Suite
Note sulla versione di Nios II Embedded Design Suite
Queste note di rilascio riguardano le versioni dalla 13.1 alla 15.0 di Altera® Nios® II Embedded Design Suite (EDS). Queste note di rilascio descrivono la cronologia delle revisioni di Nios II EDS. Per l'elenco più recente di errata per Nios II EDS, cercare nella Knowledge Base sotto Supporto su Altera webluogo. È possibile utilizzare la Knowledge Base per cercare errata in base alla versione del prodotto interessata e ad altri criteri.
Informazioni correlate Base di conoscenza Altera
Cronologia delle revisioni del prodotto
La tabella seguente mostra la cronologia delle revisioni per Nios II EDS.
Cronologia delle revisioni di Nios II Embedded Design Suite
Per ulteriori informazioni sulle funzionalità EDS di Nios II, fare riferimento ai manuali di Nios II.
Intel Corporation. Tutti i diritti riservati. Intel, il logo Intel e altri marchi Intel sono marchi di Intel Corporation o delle sue consociate. Intel garantisce le prestazioni dei suoi prodotti FPGA e semiconduttori in base alle specifiche attuali in conformità con la garanzia standard di Intel, ma si riserva il diritto di apportare modifiche a qualsiasi prodotto e servizio in qualsiasi momento senza preavviso. Intel non si assume alcuna responsabilità derivante dall'applicazione o dall'uso di qualsiasi informazione, prodotto o servizio qui descritto, salvo quanto espressamente concordato per iscritto da Intel. Si consiglia ai clienti Intel di ottenere la versione più recente delle specifiche del dispositivo prima di fare affidamento su qualsiasi informazione pubblicata e prima di effettuare ordini per prodotti o servizi. *Altri nomi e marchi possono essere rivendicati come proprietà di altri.
Informazioni correlate
- Manuale di riferimento del processore Nios II Classic
- Manuale dello sviluppatore di software Nios II Classic
- Manuale di riferimento del processore Nios II Gen2
- Manuale dello sviluppatore software Nios II Gen2
Aggiornamenti Nios II EDS v15.0
La versione 15.0 Nios II EDS include le seguenti funzionalità nuove e migliorate:
- Nuovo driver HAL del convertitore analogico-digitale (ADC) MAX 10
- Nuovo driver HAL QSPI (Queded Serial Peripheral Interface).
- Miglioramenti al driver HAL MAX 10 ADC
- Toolchain Nios II GNU aggiornata alla v4.9.1
- Supporto migliorato per l'ottimizzazione del tempo di collegamento (-flto): maggiore controllo sull'ottimizzazione del puntatore globale utilizzando mgpopt=[none, local, global, data, all]
- Il controllo del puntatore nullo (nuovo in GNU v4.9.1) può essere disabilitato con –fno-delete-null-pointer-checks
- Il kernel Linux Nios II e i componenti della toolchain sono stati accettati a monte di High-profile problemi risolti:
- Sono stati risolti i problemi del driver EPCQ HAL
- Generatore newlib personalizzato corretto nel terminale Windows Nios II
- stdin ora funziona correttamente su Windows
Aggiornamenti Nios II EDS v14.1
Nucleo del processore Nios II Gen2
L'ultima versione di Nios II è la 14.0 e si chiama Nios II Classic. Le versioni di Nios II successive a questa build sono chiamate Nios II Gen2. I processori Nios II Gen2 sono compatibili a livello binario con i processori Nios II Classic, ma presentano le seguenti nuove funzionalità:
- Opzioni per un intervallo di indirizzi a 64 bit
- Regione di memoria periferica opzionale
- Istruzioni aritmetiche più veloci e deterministiche
Nuovi IP incorporati per 14.1
L'elenco dei nuovi IP include:
- IP del convertitore HPS Ethernet: consentono di assegnare i pin I/O HPS Ethernet
ai pin I/O FPGA e convertirli dal formato GMII a RGMII o SGMII.
Nota: Ciò è molto utile se i pin sono limitati dall'I/O HPS. - Nuovi core IP specifici per la famiglia di dispositivi:
- Arria 10 – IP traccia TPIU. Trace è lo strumento definitivo per il debug del software runtime, proprio come Signaltap lo è per lo sviluppo FPGA. Questo IP consente agli sviluppatori di esportare i segnali di debug di traccia ARM® Cortex™-A9 su pin esterni in modo che i moduli di debug di traccia come Lauterbach® o ARM Dstream possano essere collegati al SoC A10 Cortex-A9.
- Max 10 – Nuovi IP che forniscono interfacce compatibili con Qsys agli ADC Max10 e flash utente. Questi nuovi IP vengono utilizzati nel Max10 exampi disegni. La versione 14.1 ha una nuova exampi disegni che dimostrano:
- Max 10 modalità di sospensione, per applicazioni a basso consumo
- I/O analogico per gli sviluppatori che desiderano utilizzare gli ADC integrati
- Doppia funzionalità di configurazione grazie alla memoria flash di configurazione su chip Max 10. Anche i progetti di riferimento del sistema d'oro Cyclone® V e ArriaV SoC (GSRD) sono stati aggiornati per supportare le versioni 14.1 ACDS e SoC EDS, ciò significa che includeranno automaticamente il SoC correzioni software nella versione 14.1 come la soluzione alternativa PLL nel preloader.
Supporto host a 64 bit migliorato
In questa versione è stata aggiunta la funzionalità a 64 bit ai seguenti strumenti:
- Server nios64-gdb a 2 bit
- Programmatore flash nios64 a 2 bit
- Terminale nios64 a 2 bit
Nota: All'interno di ACDS vengono forniti almeno due server GDB e due programmatori flash.
Aggiornamenti all'ambiente Eclipse
L'ambiente Eclipse è stato aggiornato alla versione 4.3 per portare i vantaggi del nuovo ambiente nella suite di sviluppo Nios II. Esistono differenze nelle opzioni della riga di comando tra GCC v4.8.3 e la versione precedentemente supportata. Se hai un progetto esistente creato con una versione precedente, devi aggiornare il tuo makefiles o rigenerare il pacchetto di supporto della scheda (BSP). La Free Software Foundation fornisce i download disponibili in GCC Download e le note complete sulla versione di GCC sono disponibili in GCC Releases.
Informazioni correlate http://gcc.gnu.org/
Aggiornamenti alla toolchain GNU Nios II
Sono stati aggiornati i seguenti strumenti:
- GCC alla versione 4.8.3
- Ottimizzazione del tempo di collegamento ([flto]) abilitata
- GDB alla versione 7.7
- newlib alla versione 1.18
L'ambiente di creazione sulla piattaforma host Windows è stato ottimizzato per garantire tempi di creazione più rapidi. Per esample, costruendo la base webl'applicazione server ora impiega un terzo del tempo necessario.
Supporto aggiuntivo per Max10
In questa versione è stato aggiunto il supporto per Max10 tramite l'aggiunta dell'inizializzazione della memoria e del supporto del caricamento di avvio per la memoria flash dell'utente. C'è una versione beta di un nuovo file utilità di conversione, chiamata alt-file-convert, che semplifica l'inserimento dei dati nel formato corretto per il caricamento in Flash.
Aggiornamenti alla periferica IP EPCQ
È stato aggiunto il supporto del software HAL e del bootloader per la periferica soft IP EPCQ aggiornata. Il core IP EPCQ è stato aggiornato per aggiungere il supporto per la modalità x4 e i dispositivi L, offrendo un accesso più rapido al dispositivo EPCQ da Nios o altri master basati su FPGA.
Aggiornamenti Nios II EDS v14.0
Supporto host a 64 bit
Nios II Software Build Tools (SBT) v14.0 supporta solo sistemi host a 64 bit.
Nota: Gli host a 32 bit non sono più supportati.
Le seguenti utilità Nios II sono state spostate nel prodotto Quartus II:
- nios2-gdb-server
- nios2-flash-programmatore
- nios2-terminale
Controllo dello stack in fase di esecuzione
Nelle versioni precedenti di Nios II EDS, se il controllo dello stack in fase di esecuzione era abilitato, il sistema Nios II poteva non rispondere. Questo problema è stato risolto nella versione 14.0.
Supporto per il salto in lungo
Nelle versioni precedenti di Nios II EDS, il compilatore non supportava correttamente i salti lunghi (al di fuori di un intervallo di indirizzi di 256 MB). Questo problema è stato risolto nella versione 14.0
Supporto hardware 2 in virgola mobile
Per supportare completamente Floating Point Hardware 2, è necessario ricompilare la libreria C newlib. In Nios II EDS v13.1, il linker non è riuscito a collegare la libreria C ricompilata con l'applicazione. Questo problema è stato risolto nella versione 14.0.
Supporto Qsys Bridge
A partire dalla versione 14.0, Nios II EDS supporta i core Address Span Extender e IRQ Bridge.
Supporto per processore Nios II Gen2
Il core del processore Nios II Gen2
Nella versione 14.0, il core del processore Nios II include un preview implementazione del core del processore Nios II Gen2, che supporta le ultime famiglie di dispositivi Altera. Il core del processore Nios II Gen2 offre dimensioni e prestazioni simili al processore Nios II originale ed è compatibile con il codice del processore Nios II Classic a livello binario. Il flusso degli strumenti e l'HAL includono opzioni per supportare le funzionalità di Nios II Gen2. Il flusso di lavoro per la generazione di BSP e la creazione di software è lo stesso, ma i BSP generati per il processore Nios II Classic devono essere rigenerati.
Supporto HAL per il processore Nios II Gen2
L'HAL (Hardware Abstraction Layer) di Nios II è stato esteso per supportare le seguenti funzionalità di Nios II Gen2:
- Un intervallo di indirizzi a 32 bit
- Regioni di memoria periferiche (non memorizzate nella cache).
- Protezione ECC su cache dati e TCM nel core Nios II/f
Core del processore Nios II Gen2 e supporto MAX 10 FPGA
I dispositivi FPGA MAX 10 sono supportati dal processore Nios II Gen2, ma non dal processore Nios II Classic. Per implementare un sistema Nios II su un dispositivo MAX 10, è necessario utilizzare il core del processore Nios II Gen2. Il componente di memoria flash su chip Altera, introdotto nella versione 14.0, consente l'accesso Avalon-MM alla memoria flash utente MAX 10 su chip. Con questo componente, la copiatrice di avvio Nios II può copiare il codice nella RAM dalla memoria flash utente MAX 10. 1.4.6.3.2. Supporto degli strumenti per l'FPGA MAX 10 L'HAL aggiunge il supporto del driver di base per il convertitore analogico-digitale (A/D) MAX 10. Le utilità di programmazione del dispositivo Altera sono state aggiornate per supportare la programmazione della memoria flash utente MAX 10.
Novità nella versione v14.0a10: processore Nios II Gen2 e supporto FPGA Arria 10
I dispositivi FPGA Arria 10 sono supportati dal processore Nios II Gen2, ma non dal classico processore Nios II. Per implementare un sistema Nios II su un dispositivo Arria 10, è necessario utilizzare il core del processore Nios II Gen2.
Aggiornamenti Nios II EDS v13.1
GCC aggiornato alla versione 4.7.3
Nella versione v13.1, i Nios II Software Build Tools (SBT) sono stati aggiornati per supportare la versione v4.7.3 di GCC. Esistono differenze nelle opzioni della riga di comando tra GCC v4.7.3 e la versione precedentemente supportata. Se hai un progetto esistente creato con una versione precedente, devi aggiornare il tuo makefiles o rigenerare il pacchetto di supporto della scheda (BSP).
Nota: GCC v4.7.3 aggiunge numerosi nuovi avvisi e messaggi. Se utilizzavi l'opzione della riga di comando -Werror nella versione precedente, potresti visualizzare errori imprevisti generati dai nuovi avvisi. Per dettagli sull'implementazione di Nios II GCC 4.7.3, fare riferimento all'aggiornamento della toolchain Nios II GNU da GCC 4.1.2 a GCC 4.7.3 nella Knowledge Base Altera. La Free Software Foundation fornisce una guida al porting su GCC 4.7, documentando i problemi comuni. Questa guida può essere trovata su GCC, la GNU Compiler Collection, sotto Porting to GCC 4.7. Le note complete sulla versione di GCC sono disponibili in Rilasci GCC.
Informazioni correlate
- Base di conoscenza Altera
- http://gcc.gnu.org/
Supporto migliorato per istruzioni personalizzate in virgola mobile
Nella v13.1, Qsys aggiunge un'opzione per selezionare un nuovo componente del set di istruzioni personalizzato in virgola mobile, Floating Point Hardware 2. Per sfruttare l'avanzamentotage di supporto software per le istruzioni Floating Point Hardware 2, includono altera_nios_custom_instr_floating_point_2.h, che forza GCC a chiamare funzioni matematiche newlib (piuttosto che funzioni matematiche integrate in GCC). Altera consiglia di ricompilare newlib con per prestazioni ottimali.
Nota: Non utilizzare l'opzione della riga di comando –mcustom -fpu-cfg per GCC. Questa opzione non supporta le istruzioni Hardware 2 in virgola mobile. Gli strumenti di creazione del software Nios II (SBT) aggiungono comandi –mcustom individuali al makefile per supportare le istruzioni personalizzate Floating Point Hardware 2.
Supporto ECC
A partire dalla versione 13.1, l'editor dei parametri del processore Nios II consente di abilitare la protezione ECC per le RAM nel core del processore e la cache delle istruzioni. Per impostazione predefinita, l'ECC non è abilitato al ripristino. Pertanto, il software deve abilitare la protezione ECC. Il software può anche inserire errori ECC nei bit di dati della RAM per supportare il test del gestore delle eccezioni ECC e del bus degli eventi. L'HAL (Hardware Abstraction Layer) di Nios II è stato esteso per supportare l'inizializzazione ECC e la gestione delle eccezioni.
Copiatrice di avvio universale
Nella versione 13.1, la copiatrice di avvio Nios II viene aggiornata per supportare più tipi di dispositivi flash. La copiatrice di avvio aggiornata è chiamata copiatrice di avvio universale. La copiatrice di avvio Nios II copia i file binari dell'applicazione dai dispositivi flash alla memoria volatile. La memoria flash è disposta con l'immagine FPGA all'indirizzo di memoria più basso, seguita dalle immagini binarie dell'applicazione Nios II. Nelle versioni precedenti dei prodotti, la dimensione dell'immagine FPGA era fissa per ciascuna famiglia di dispositivi. Tuttavia, per i dispositivi delle famiglie Cyclone V, Stratix V e Arria V, la dimensione dell'immagine varia in base alle seguenti variabili:
- Tipo di flash: dispositivo di configurazione programmabile avanzata a quattro uscite (EPCQ) o a uscita singola (EPCS).
- Capacità del dispositivo flash: 128 o 256 Mbit
- Compressione
- Configurazione dell'interfaccia periferica seriale (SPI): ×1 o ×4
- Disposizione del dispositivo: singolo o in cascata
È difficile per la copiatrice di avvio identificare la combinazione corrente in modo da poter utilizzare la dimensione dell'immagine appropriata e qualsiasi algoritmo potrebbe non riuscire a supportare le configurazioni future. Per risolvere questo problema, viene aggiunta un'intestazione all'immagine FPGA per specificare la dimensione dell'immagine. Utilizzando la dimensione dell'immagine dall'intestazione, la copiatrice di avvio universale può funzionare con qualsiasi configurazione flash nei dispositivi attuali o futuri. L'utilità sof2flash è stata aggiornata per supportare la copiatrice di avvio universale. Questa modifica non influisce sulla capacità del blocco di controllo FPGA di programmare automaticamente l'immagine FPGA all'accensione.
Problemi noti ed Errata
Il seguente elenco contiene problemi noti ed eventuali errata:
- Esiste una piccola differenza nel comportamento della cache del processore Nios II Gen2 che potrebbe influenzare gli sviluppatori che scelgono di sfruttare il comportamento della cache non standard dei processori classici nelle loro applicazioni.
Informazioni correlate
Base di conoscenza di Altera Per ulteriori informazioni su problemi noti ed errata e su come risolverli, effettuare una ricerca nella Base di conoscenza di Altera.
- Note sulla versione di Nios II Embedded Design Suite Invia feedback
Documenti / Risorse
 |
Note sulla versione di Intel Nios II Embedded Design Suite [pdf] Istruzioni Nios II, note sulla versione di Embedded Design Suite, note sulla versione di Embedded Design Suite Nios II, note sulla versione di Design Suite |
