Nota Keluaran Suite Reka Bentuk Terbenam intel Nios II
Nota Keluaran Suite Reka Bentuk Terbenam Nios II
Nota keluaran ini meliputi versi 13.1 hingga 15.0 Altera® Nios® II Embedded Design Suite (EDS). Nota keluaran ini menerangkan sejarah semakan untuk Nios II EDS. Untuk senarai kesalahan terbaru untuk Nios II EDS, cari Pangkalan Pengetahuan di bawah Sokongan pada Altera webtapak. Anda boleh menggunakan Pangkalan Pengetahuan untuk mencari kesilapan berdasarkan versi produk yang terjejas dan kriteria lain.
Maklumat Berkaitan Pangkalan Pengetahuan Altera
Sejarah Semakan Produk
Jadual berikut menunjukkan sejarah semakan untuk Nios II EDS.
Sejarah Semakan Suite Reka Bentuk Terbenam Nios II
Untuk maklumat lanjut tentang ciri Nios II EDS, rujuk buku panduan Nios II.
Perbadanan Intel. Hak cipta terpelihara. Intel, logo Intel dan tanda Intel lain ialah tanda dagangan Intel Corporation atau anak syarikatnya. Intel menjamin prestasi produk FPGA dan semikonduktornya mengikut spesifikasi semasa menurut waranti standard Intel, tetapi berhak untuk membuat perubahan pada mana-mana produk dan perkhidmatan pada bila-bila masa tanpa notis. Intel tidak memikul tanggungjawab atau liabiliti yang timbul daripada aplikasi atau penggunaan mana-mana maklumat, produk atau perkhidmatan yang diterangkan di sini kecuali seperti yang dipersetujui secara bertulis oleh Intel. Pelanggan Intel dinasihatkan untuk mendapatkan versi terkini spesifikasi peranti sebelum bergantung pada sebarang maklumat yang diterbitkan dan sebelum membuat pesanan untuk produk atau perkhidmatan. *Nama dan jenama lain boleh dituntut sebagai hak milik orang lain.
Maklumat Berkaitan
- Buku Panduan Rujukan Pemproses Klasik Nios II
- Buku Panduan Pembangun Perisian Klasik Nios II
- Buku Panduan Rujukan Pemproses Gen2 Nios II
- Buku Panduan Pembangun Perisian Nios II Gen2
Kemas Kini Nios II EDS v15.0
v15.0 Nios II EDS termasuk ciri baharu dan dipertingkatkan berikut:
- Pemacu HAL penukar analog-ke-digital (ADC) MAX 10 baharu
- Pemacu HAL Antara Muka Bersiri Berbaris (QSPI) Baharu
- Penambahbaikan kepada Pemacu HAL MAX 10 ADC
- Rantaian alat GNU Nios II dinaik taraf kepada v4.9.1
- Sokongan yang dipertingkatkan untuk pengoptimuman masa pautan (-flto)— Lebih banyak kawalan ke atas pengoptimuman penunjuk global menggunakan mgpopt=[none, local, global, data, all]
- Pemeriksaan penuding nol (baru dalam GNU v4.9.1) boleh dilumpuhkan dengan –fno-delete-null-pointer-checks
- Komponen kernel dan rantai alat Nios II Linux telah diterima huluan High-profile isu diselesaikan:
- Isu pemandu EPCQ HAL diperbetulkan
- Penjana newlib tersuai ditetapkan dalam terminal Windows Nios II
- stdin kini berfungsi dengan betul pada Windows
Kemas Kini Nios II EDS v14.1
Teras Pemproses Nios II Gen2
Versi terakhir Nios II ialah 14.0 dan ia dinamakan Nios II Classic. Versi Nios II selepas binaan ini dipanggil Nios II Gen2. Pemproses Nios II Gen2 adalah serasi binari dengan pemproses Nios II Classic, tetapi mempunyai ciri baharu berikut:
- Pilihan untuk julat alamat 64-bit
- Kawasan memori persisian pilihan
- Arahan aritmetik yang lebih pantas dan menentukan
IP Terbenam Baharu untuk 14.1
Senarai IP baharu termasuk:
- IP penukar Ethernet HPS – Ini membolehkan anda menetapkan pin I/O Ethernet HPS
kepada pin FPGA I/O dan tukarkannya daripada format GMII kepada RGMII atau SGMII.
Nota: Ini sangat membantu jika anda disematkan oleh I/O HPS. - Teras IP khusus keluarga peranti baharu:
- Arria 10 – TPIU jejak IP. Trace ialah alat muktamad dalam nyahpepijat perisian masa jalan, sama seperti Signaltap untuk pembangunan FPGA. IP ini membolehkan pembangun mengeksport isyarat nyahpepijat surih ARM® Cortex™-A9 ke pin luaran supaya modul nyahpepijat jejak seperti Lauterbach® atau ARM Dstream, boleh disambungkan kepada A10 SoC Cortex-A9.
- Max 10 – IP baharu yang menyampaikan antara muka serasi Qsys kepada ADC Max10 dan denyar pengguna. IP baharu ini digunakan dalam Max10 exampreka bentuk le. Keluaran 14.1 mempunyai bekas baharuampreka bentuk yang menunjukkan:
- Mod tidur maksimum 10, untuk aplikasi kuasa rendah
- I/O Analog untuk pembangun yang ingin menggunakan ADC bersepadu
- Keupayaan konfigurasi dwi daripada memori kilat konfigurasi pada cip Max 10 Reka bentuk rujukan sistem emas (GSRD) Cyclone® V dan ArriaV SoC juga telah dikemas kini untuk menyokong keluaran 14.1 ACDS dan SoC EDS, ini bermakna mereka akan memasukkan SoC secara automatik pembetulan perisian dalam 14.1 seperti penyelesaian PLL dalam pramuat.
Sokongan Hos 64-Bit Dipertingkat
Dalam keluaran ini, keupayaan 64-bit telah ditambahkan pada alatan berikut:
- Pelayan nios64-gdb 2-bit
- 64-bit nios2-flash-programmer
- 64-bit nios2-terminal
Nota: Dalam ACDS, sekurang-kurangnya dua pelayan GDB dan dua pengaturcara kilat dihantar.
Peningkatan kepada Persekitaran Eclipse
Persekitaran Eclipse telah dinaik taraf kepada versi 4.3 untuk membawa manfaat persekitaran yang lebih baharu kepada suite pembangunan Nios II. Terdapat perbezaan pilihan baris arahan antara GCC v4.8.3 dan versi yang disokong sebelum ini. Jika anda mempunyai projek sedia ada yang dibuat dengan versi sebelumnya, anda perlu mengemas kini buatan andafiles atau jana semula pakej sokongan papan anda (BSP). Yayasan Perisian Percuma menyediakan muat turun yang tersedia di bawah Muat Turun GCC dan nota keluaran GCC penuh tersedia di bawah Keluaran GCC.
Maklumat Berkaitan http://gcc.gnu.org/
Peningkatan kepada Rantaian Alat GNU Nios II
Alat berikut telah dinaik taraf:
- GCC kepada versi 4.8.3
- Pengoptimuman masa pautan ([flto]) didayakan
- GDB ke versi 7.7
- newlib ke versi 1.18
Persekitaran binaan pada platform hos windows telah dioptimumkan untuk memberikan masa binaan yang lebih pantas. Untuk example, membina asas webaplikasi pelayan kini mengambil satu pertiga daripada masa yang digunakan.
Sokongan Tambahan untuk Max10
Dalam keluaran ini, terdapat sokongan tambahan untuk Max10 melalui penambahan permulaan memori dan sokongan muat but untuk memori kilat pengguna. Terdapat versi beta yang baharu file utiliti penukaran, dipanggil alt-file-tukar, yang memudahkan anda memasukkan data anda ke dalam format yang betul untuk dimuatkan ke dalam flash.
Naik taraf kepada Peranti IP EPCQ
Perisian HAL dan sokongan pemuat but untuk peranti IP lembut EPCQ yang dinaik taraf telah ditambah. Teras IP EPCQ telah dinaik taraf untuk menambah sokongan untuk mod x4 dan peranti L, memberikan akses lebih pantas kepada peranti EPCQ daripada Nios atau induk berasaskan FPGA yang lain.
Kemas Kini Nios II EDS v14.0
Sokongan Hos 64-Bit
Nios II Software Build Tools (SBT) v14.0 hanya menyokong sistem hos 64-bit.
Nota: Hos 32-bit tidak lagi disokong.
Utiliti Nios II berikut telah dipindahkan ke produk Quartus II:
- nios2-gdb-server
- nios2-flash-programmer
- nios2-terminal
Semakan Timbunan Masa Jalan
Dalam versi terdahulu Nios II EDS, jika semakan tindanan masa jalan didayakan, sistem Nios II boleh menjadi tidak bertindak balas. Isu ini diselesaikan dalam v14.0.
Sokongan Lompat Jauh
Dalam versi terdahulu Nios II EDS, pengkompil tidak menyokong lompat jauh dengan betul (di luar julat alamat 256-MB). Isu ini diselesaikan dalam v14.0
Sokongan Perkakasan Terapung 2
Untuk menyokong sepenuhnya Floating Point Hardware 2, anda mesti menyusun semula perpustakaan C newlib. Dalam Nios II EDS v13.1, pemaut gagal memautkan perpustakaan C yang disusun semula dengan aplikasi. Isu ini diselesaikan dalam v14.0.
Sokongan Jambatan Qsys
Bermula dengan v14.0, Nios II EDS menyokong teras Address Span Extender dan IRQ Bridge.
Sokongan Pemproses Nios II Gen2
Teras Pemproses Nios II Gen2
Dalam v14.0, teras pemproses Nios II termasuk praview pelaksanaan teras pemproses Nios II Gen2, menyokong keluarga peranti terbaru Altera. Teras pemproses Nios II Gen2 memberikan saiz dan prestasi yang serupa dengan pemproses Nios II yang asal, dan serasi dengan kod pemproses Nios II Classic pada peringkat binari. Aliran alat dan HAL termasuk pilihan untuk menyokong ciri Nios II Gen2. Aliran kerja untuk menjana BSP dan membina perisian adalah sama, tetapi BSP yang dijana untuk pemproses Nios II Classic mesti dijana semula.
Sokongan HAL untuk Pemproses Nios II Gen2
Lapisan Abstraksi Perkakasan Nios II (HAL) dilanjutkan untuk menyokong ciri Nios II Gen2 berikut:
- Julat alamat 32-bit
- Kawasan memori persisian (tidak dicache).
- Perlindungan ECC pada cache data dan TCM dalam teras Nios II/f
Teras Pemproses Nios II Gen2 dan Sokongan FPGA MAX 10
Peranti MAX 10 FPGA disokong oleh pemproses Nios II Gen2, tetapi bukan oleh pemproses Nios II Classic. Untuk melaksanakan sistem Nios II pada peranti MAX 10, anda mesti menggunakan teras pemproses Nios II Gen2. Komponen memori Flash Altera On-chip, yang diperkenalkan pada 14.0, membolehkan akses Avalon-MM kepada memori kilat pengguna MAX 10 pada cip. Dengan komponen ini, mesin penyalin but Nios II boleh menyalin kod ke RAM daripada memori kilat pengguna MAX 10. 1.4.6.3.2. Sokongan Alat untuk MAX 10 FPGA HAL menambah sokongan pemacu asas untuk penukar analog kepada digital (A/D) MAX 10. Utiliti pengaturcaraan peranti Altera dikemas kini untuk menyokong pengaturcaraan memori kilat pengguna MAX 10.
Apa yang Baharu dalam v14.0a10: Pemproses Nios II Gen2 dan Sokongan FPGA Arria 10
Peranti FPGA Arria 10 disokong oleh pemproses Nios II Gen2, tetapi bukan oleh pemproses Nios II klasik. Untuk melaksanakan sistem Nios II pada peranti Arria 10, anda mesti menggunakan teras pemproses Nios II Gen2.
Kemas Kini Nios II EDS v13.1
GCC Dinaik taraf kepada 4.7.3
Dalam v13.1, Nios II Software Build Tools (SBT) telah dikemas kini untuk menyokong versi v4.7.3 GCC. Terdapat perbezaan pilihan baris arahan antara GCC v4.7.3 dan versi yang disokong sebelum ini. Jika anda mempunyai projek sedia ada yang dibuat dengan versi sebelumnya, anda perlu mengemas kini buatan andafiles atau jana semula pakej sokongan papan anda (BSP).
Nota: GCC v4.7.3 menambah beberapa amaran dan mesej baharu. Jika anda menggunakan pilihan baris arahan -Werror dalam versi sebelumnya, anda mungkin melihat ralat tidak dijangka yang dijana oleh amaran baharu. Untuk butiran tentang pelaksanaan Nios II GCC 4.7.3, rujuk kepada peningkatan rantaian alat GNU Nios II daripada GCC 4.1.2 kepada GCC 4.7.3 dalam Pangkalan Pengetahuan Altera. Yayasan Perisian Percuma menyediakan panduan untuk mengalihkan ke GCC 4.7, mendokumenkan isu biasa. Panduan ini boleh didapati di GCC, GNU Compiler Collection, di bawah Porting to GCC 4.7. Nota keluaran GCC penuh tersedia di bawah Keluaran GCC.
Maklumat Berkaitan
- Pangkalan Pengetahuan Altera
- http://gcc.gnu.org/
Sokongan Arahan Tersuai Titik Terapung yang Dipertingkatkan
Dalam v13.1, Qsys menambah pilihan untuk memilih komponen set arahan tersuai titik terapung baharu, Perkakasan Titik Terapung 2. Untuk mengambil advantage sokongan perisian untuk arahan Floating Point Hardware 2, termasuk altera_nios_custom_instr_floating_point_2.h, yang memaksa GCC memanggil fungsi matematik newlib (bukannya fungsi matematik terbina dalam GCC). Altera mengesyorkan agar anda menyusun semula newlib untuk prestasi optimum.
Nota: Jangan gunakan pilihan baris perintah –mcustom -fpu-cfg untuk GCC. Pilihan ini tidak menyokong arahan Floating Point Hardware 2. Alat binaan perisian (SBT) Nios II menambah perintah -mcustom individu pada pembuatanfile untuk menyokong arahan tersuai Perkakasan Terapung 2.
Sokongan ECC
Bermula pada v13.1, editor parameter Pemproses Nios II membolehkan anda mendayakan perlindungan ECC untuk RAM dalam teras pemproses dan cache arahan. Secara lalai, ECC tidak didayakan semasa tetapan semula. Oleh itu, perisian mesti mendayakan perlindungan ECC. Perisian juga boleh menyuntik ralat ECC ke dalam bit data RAM untuk menyokong ujian pengendali pengecualian ECC dan bas acara. Lapisan Abstraksi Perkakasan Nios II (HAL) diperluaskan untuk menyokong pemula ECC dan pengendalian pengecualian.
Penyalin But Universal
Dalam v13.1, mesin penyalin but Nios II dinaik taraf untuk menyokong lebih banyak jenis peranti denyar. Mesin penyalin but yang dinaik taraf dipanggil mesin fotokopi but universal. Mesin penyalin but Nios II menyalin perduaan aplikasi daripada peranti kilat ke memori yang tidak menentu. Memori denyar dibentangkan dengan imej FPGA pada alamat memori terendah, diikuti dengan imej binari aplikasi Nios II. Dalam keluaran produk sebelumnya, saiz imej FPGA telah ditetapkan untuk setiap keluarga peranti. Walau bagaimanapun, untuk peranti dalam keluarga Cyclone V, Stratix V dan Arria V, saiz imej berbeza-beza bergantung pada pembolehubah berikut:
- Jenis denyar: Peranti Konfigurasi Boleh Aturcara Dipertingkat (EPCQ) atau output tunggal (EPCS)
- Kapasiti peranti denyar: 128 atau 256 Mbits
- Mampatan
- Konfigurasi antara muka persisian bersiri (SPI): ×1 atau ×4
- Reka letak peranti: tunggal atau berlatarkan
Adalah sukar bagi mesin fotokopi but untuk mengenal pasti gabungan semasa supaya ia boleh menggunakan saiz imej yang sesuai, dan sebarang algoritma mungkin gagal menyokong konfigurasi masa hadapan. Untuk menyelesaikan masalah ini, pengepala ditambahkan pada imej FPGA untuk menentukan saiz imej. Dengan menggunakan saiz imej daripada pengepala, mesin penyalin but universal boleh berfungsi dengan sebarang konfigurasi denyar dalam peranti semasa atau akan datang. Utiliti sof2flash dikemas kini untuk menyokong penyalin but universal. Perubahan ini tidak memberi kesan kepada keupayaan blok kawalan FPGA untuk memprogram imej FPGA secara automatik semasa dihidupkan.
Isu Diketahui dan Errata
Senarai berikut mengandungi isu yang diketahui dan kesilapan, jika ada:
- Terdapat sedikit perbezaan dalam tingkah laku cache pemproses Nios II Gen2 yang mungkin menjejaskan pembangun yang memilih untuk memanfaatkan gelagat cache bukan standard pemproses klasik dalam aplikasi mereka.
Maklumat Berkaitan
Pangkalan Pengetahuan Altera Untuk mendapatkan maklumat lanjut tentang isu yang diketahui dan kesilapan serta cara mengatasinya, cari Pangkalan Pengetahuan Altera.
- Nota Keluaran Suite Reka Bentuk Terbenam Nios II Hantar Maklum Balas
Dokumen / Sumber
 |
Nota Keluaran Suite Reka Bentuk Terbenam intel Nios II [pdf] Arahan Nios II, Nota Keluaran Suite Reka Bentuk Terbenam, Nota Keluaran Suite Reka Bentuk Terbenam Nios II, Nota Keluaran Design Suite |
