Contrôleur de gestion de carte d'accélération programmable Intel FPGA N3000
Présentation de la carte d'accélération programmable Intel FPGA N3000 BMC
À propos de ce document
Reportez-vous au Guide de l'utilisateur de gestion de la carte Intel FPGA Programmable Acceleration Card N3000 pour en savoir plus sur les fonctions et les caractéristiques d'Intel® MAX® 10 BMC et pour comprendre comment lire les données de télémétrie sur Intel FPGA PAC N3000 à l'aide de PLDM sur MCTP SMBus et I2C SMBus . Une introduction à Intel MAX 10 root of trust (RoT) et à la mise à jour sécurisée du système à distance est incluse.
Surview
L'Intel MAX 10 BMC est responsable du contrôle, de la surveillance et de l'octroi de l'accès aux fonctionnalités de la carte. L'Intel MAX 10 BMC s'interface avec les capteurs embarqués, le FPGA et le flash, et gère les séquences de mise sous/hors tension, la configuration du FPGA et l'interrogation des données de télémétrie. Vous pouvez communiquer avec le BMC à l'aide du protocole PLDM (Platform Level Data Model) version 1.1.1. Le micrologiciel BMC peut être mis à niveau sur site via PCIe à l'aide de la fonction de mise à jour du système à distance.
Caractéristiques du BMC
- Agit comme une racine de confiance (RoT) et active les fonctionnalités de mise à jour sécurisée du FPGA PAC N3000 d'Intel.
- Contrôle les mises à jour du micrologiciel et du flash FPGA via PCIe.
- Gère la configuration FPGA.
- Configure les paramètres réseau du dispositif de resynchronisation Ethernet C827.
- Commandes Séquencement de mise sous tension et hors tension et détection des défauts avec protection contre l'arrêt automatique.
- Contrôle l'alimentation et les réinitialisations sur la carte.
- Interfaces avec capteurs, flash FPGA et QSFP.
- Surveille les données de télémétrie (température de la carte, voltage et courant) et fournit une action de protection lorsque les lectures sont en dehors du seuil critique.
- Rapporte les données de télémétrie à l'hôte BMC via le modèle de données au niveau de la plate-forme (PLDM) sur MCTP SMBus ou I2C.
- Prend en charge PLDM sur MCTP SMBus via PCIe SMBus. 0xCE est une adresse esclave 8 bits.
- Prend en charge I2C SMBus. 0xBC est l'adresse esclave 8 bits.
- Accède aux adresses MAC Ethernet dans l'EEPROM et l'EEPROM d'identification d'unité remplaçable sur site (FRUID).
Société intel. Tous les droits sont réservés. Intel, le logo Intel et les autres marques Intel sont des marques commerciales d'Intel Corporation ou de ses filiales. Intel garantit les performances de ses produits FPGA et semi-conducteurs selon les spécifications actuelles conformément à la garantie standard d'Intel, mais se réserve le droit d'apporter des modifications à tout produit et service à tout moment et sans préavis. Intel n'assume aucune responsabilité découlant de l'application ou de l'utilisation de toute information, produit ou service décrit dans le présent document, sauf accord exprès et écrit d'Intel. Il est conseillé aux clients d'Intel d'obtenir la dernière version des spécifications de l'appareil avant de se fier aux informations publiées et avant de passer des commandes de produits ou de services. * D'autres noms et marques peuvent être revendiqués comme la propriété d'autrui.
Schéma fonctionnel de haut niveau du BMC
Racine de confiance (RoT)
L'Intel MAX 10 BMC agit comme une racine de confiance (RoT) et active la fonction de mise à jour sécurisée du système à distance de l'Intel FPGA PAC N3000. Le RoT inclut des fonctionnalités qui peuvent aider à empêcher les éléments suivants :
- Chargement ou exécution de code ou de conceptions non autorisés
- Opérations perturbatrices tentées par un logiciel non privilégié, un logiciel privilégié ou le BMC hôte
- Exécution involontaire d'anciens codes ou conceptions avec des bogues ou des vulnérabilités connus en permettant au BMC de révoquer l'autorisation
Guide de l'utilisateur du contrôleur de gestion de la carte d'accélération programmable Intel® FPGA N3000
Le BMC Intel FPGA PAC N3000 applique également plusieurs autres politiques de sécurité relatives à l'accès via diverses interfaces, ainsi qu'à la protection de la mémoire flash intégrée grâce à la limitation du taux d'écriture. Veuillez vous reporter au Guide de l'utilisateur de la sécurité de la carte d'accélération programmable Intel FPGA N3000 pour plus d'informations sur la RoT et les fonctionnalités de sécurité de l'Intel FPGA PAC N3000.
Informations connexes
Guide de l'utilisateur de la sécurité de la carte d'accélération programmable Intel FPGA N3000
Mise à jour sécurisée du système à distance
Le BMC prend en charge Secure RSU pour le micrologiciel Intel MAX 10 BMC Nios® et l'image RTL et les mises à jour d'image Intel Arria® 10 FPGA avec authentification et contrôles d'intégrité. Le micrologiciel Nios est chargé d'authentifier l'image pendant le processus de mise à jour. Les mises à jour sont poussées sur l'interface PCIe vers le FPGA Intel Arria 10 GT, qui à son tour l'écrit sur le maître Intel Arria 10 FPGA SPI vers l'esclave Intel MAX 10 FPGA SPI. Une zone flash temporaire appelée staging zone stocke tout type de bitstream d'authentification via l'interface SPI. La conception BMC RoT contient le module cryptographique qui implémente la fonction de vérification de hachage SHA2 256 bits et la fonction de vérification de signature ECDSA 256 P 256 pour authentifier les clés et l'image de l'utilisateur. Le micrologiciel Nios utilise le module cryptographique pour authentifier l'image signée par l'utilisateur dans le stagzone de travail. Si l'authentification réussit, le micrologiciel Nios copie l'image utilisateur dans la zone flash utilisateur. Si l'authentification échoue, le micrologiciel Nios signale une erreur. Veuillez vous reporter au Guide de l'utilisateur de la sécurité de la carte d'accélération programmable Intel FPGA N3000 pour plus d'informations sur la RoT et les fonctionnalités de sécurité de l'Intel FPGA PAC N3000.
Informations connexes
Guide de l'utilisateur de la sécurité de la carte d'accélération programmable Intel FPGA N3000
Gestion de la séquence d'alimentation
La machine d'état du séquenceur d'alimentation BMC gère les séquences de mise sous tension et hors tension du FPGA PAC N3000 d'Intel pour les cas critiques pendant le processus de mise sous tension ou le fonctionnement normal. Le flux de mise sous tension d'Intel MAX 10 couvre l'ensemble du processus, y compris le démarrage d'Intel MAX 10, le démarrage de Nios et la gestion de la séquence d'alimentation pour la configuration FPGA. L'hôte doit vérifier les versions de construction d'Intel MAX 10 et FPGA, ainsi que l'état Nios après chaque cycle d'alimentation, et prendre les mesures correspondantes au cas où Intel FPGA PAC N3000 se heurte à des cas extrêmes tels qu'un Intel MAX 10 ou Échec du chargement de la construction d'usine du FPGA ou échec du démarrage de Nios. Le BMC protège l'Intel FPGA PAC N3000 en coupant l'alimentation de la carte dans les conditions suivantes :
- 12 V Auxiliaire ou PCIe edge supply voltage est inférieur à 10.46 V
- La température du coeur du FPGA atteint 100°C
- La température de la carte atteint 85 °C
Surveillance de la carte via des capteurs
Les moniteurs Intel MAX 10 BMC voltage, courant et température de divers composants sur le Intel FPGA PAC N3000. L'hôte BMC peut accéder aux données de télémétrie via PCIe SMBus. Le SMBus PCIe entre l'hôte BMC et Intel FPGA PAC N3000 Intel MAX 10 BMC est partagé à la fois par le point de terminaison PLDM sur MCTP SMBus et l'esclave I2C standard vers l'interface Avalon-MM (lecture seule).
Surveillance de la carte via PLDM sur MCTP SMBus
Le BMC sur le FPGA PAC N3000 d'Intel communique avec un serveur BMC via le SMBus PCIe*. Le contrôleur MCTP prend en charge le modèle de données au niveau de la plate-forme (PLDM) sur la pile MCTP (Management Component Transport Protocol). L'adresse esclave du point de terminaison MCTP est 0xCE par défaut. Il peut être reprogrammé dans la section correspondante du flash FPGA Quad SPI externe via une voie intrabande si nécessaire. Le BMC Intel FPGA PAC N3000 prend en charge un sous-ensemble des commandes PLDM et MCTP pour permettre à un serveur BMC d'obtenir des données de capteur telles que voltage, courant et température.
Note:
Le modèle de données au niveau de la plate-forme (PLDM) sur le point de terminaison MCTP SMBus est pris en charge. PLDM sur MCTP via PCIe natif n'est pas pris en charge. Catégorie de périphérique SMBus : le périphérique "fixe non détectable" est pris en charge par défaut, mais les quatre catégories de périphériques sont prises en charge et reconfigurables sur le terrain. ACK-Poll est pris en charge
- Pris en charge avec l'adresse esclave par défaut SMBus 0xCE.
- Pris en charge avec une adresse esclave fixe ou affectée.
Le BMC prend en charge la version 1.3.0 de la spécification de base MCTP (Management Component Transport Protocol) (spécification DTMF DSP0236), la version 1.1.1 de la norme PLDM for Platform Monitoring and Control (spécification DTMF DSP0248) et la version 1.0.0 de la PLDM pour le contrôle et la découverte des messages (spécification DTMF DSP0240).
Informations connexes
Spécifications du groupe de travail sur la gestion distribuée (DMTF) Pour un lien vers des spécifications DMTF spécifiques
Vitesse de l'interface SMBus
L'implémentation Intel FPGA PAC N3000 prend en charge les transactions SMBus à 100 KHz par défaut.
Prise en charge de la mise en paquets MCTP
Définitions MCTP
- Le corps du message représente la charge utile d'un message MCTP. Le corps du message peut s'étendre sur plusieurs paquets MCTP.
- La charge utile du paquet MCTP fait référence à la partie du corps du message d'un message MCTP qui est transportée dans un seul paquet MCTP.
- L'unité de transmission fait référence à la taille de la partie de la charge utile du paquet MCTP.
Taille de l'unité de transmission
- La taille de l'unité de transmission de base (unité de transmission minimale) pour MCTP est de 64 octets.
- Tous les messages de contrôle MCTP doivent avoir une charge utile de paquet qui n'est pas supérieure à l'unité de transmission de base sans négociation. (Le mécanisme de négociation pour les unités de transmission plus grandes entre les points d'extrémité est spécifique au type de message et n'est pas traité dans la spécification de base MCTP)
- Tout message MCTP dont la taille du corps du message est supérieure à 64 octets doit être divisé en plusieurs paquets pour une seule transmission de message.
Champs de paquet MCTP
Champs de paquet/message génériques
Ensembles de commandes pris en charge
Commandes MCTP prises en charge
- Obtenir la prise en charge de la version MCTP
- Informations sur la version de spécification de base
- Informations sur la version du protocole de contrôle
- Version PLDM sur MCTP
- Définir l'ID du point de terminaison
- Obtenir l'ID du point de terminaison
- Obtenir l'UUID du point de terminaison
- Obtenir une prise en charge du type de message
- Bénéficiez d'une assistance par message défini par le fournisseur
Note:
Pour la commande Get Vendor Defined Message Support, le BMC répond avec le code d'exécution ERROR_INVALID_DATA(0x02).
Commandes de spécification de base PLDM prises en charge
- DéfinirTID
- ObtenirTID
- ObtenirPLDMVersion
- ObtenirPLDMTypes
- GetPLDMCommands
PLDM pris en charge pour les commandes de spécification de surveillance et de contrôle de plate-forme
- DéfinirTID
- ObtenirTID
- GetSensorReading
- GetSensorThresholdsGetSensorThresholds
- Définir les seuils du capteur
- GetPDRRepositoryInfo
- ObtenirPDR
Note:
Le noyau BMC Nios II interroge différentes données de télémétrie toutes les 1 millisecondes, et la durée d'interrogation prend environ 500 à 800 millisecondes, d'où le message de réponse par rapport à un message de demande correspondant de la commande GetSensorReading ou GetSensorThresholds se met à jour en conséquence toutes les 500 à 800 millisecondes.
Note:
GetStateSensorReadings n'est pas pris en charge.
Topologie et hiérarchie PLDM
Enregistrements de descripteur de plate-forme définis
Le FPGA PAC N3000 d'Intel utilise 20 enregistrements de descripteur de plate-forme (PDR). Intel MAX 10 BMC prend uniquement en charge les PDR consolidés où les PDR ne seront pas ajoutés ou supprimés dynamiquement lorsque QSFP est branché et débranché. Lorsqu'il est débranché, l'état de fonctionnement du capteur sera simplement signalé comme indisponible.
Noms des capteurs et descripteur d'enregistrement
Tous les PDR se voient attribuer une valeur numérique opaque appelée Record Handle. Cette valeur est utilisée pour accéder aux PDR individuels dans le référentiel PDR via GetPDR (spécification DTMF DSP0248). Le tableau suivant est une liste consolidée des capteurs surveillés sur Intel FPGA PAC N3000.
Noms des capteurs PDR et descripteur d'enregistrement
| Fonction | Nom du capteur | Informations sur le capteur | PLDM | ||
| Source de lecture du capteur (composant) | RDP
Poignée d'enregistrement |
Seuils en PDR | Changements de seuil autorisé via PLDM | ||
| Puissance d'entrée totale Intel FPGA PAC | Puissance du tableau | Calculer à partir des doigts PCIe 12V Courant et Voltage | 1 | 0 | Non |
| Doigts PCIe Courant 12 V | Courant de fond de panier 12 V | PAC1932 SENS1 | 2 | 0 | Non |
| Doigts PCIe 12 V Voltage | Volume du fond de panier 12 Vtage | PAC1932 SENS1 | 3 | 0 | Non |
| Vol rail 1.2 Vtage | Vol. 1.2 Vtage | CAN MAX10 | 4 | 0 | Non |
| Vol rail 1.8 Vtage | Vol. 1.8 Vtage | MAX 10 ACC | 6 | 0 | Non |
| Vol rail 3.3 Vtage | Vol. 3.3 Vtage | MAX 10 ACC | 8 | 0 | Non |
| Volume de base FPGAtage | Volume de base FPGAtage | LTC3884 (U44) | 10 | 0 | Non |
| Courant de cœur FPGA | Courant de cœur FPGA | LTC3884 (U44) | 11 | 0 | Non |
| Température du cœur du FPGA | Température du cœur du FPGA | Diode de température FPGA via TMP411 | 12 | Avertissement supérieur : 90
Mortel supérieur : 100 |
Oui |
| Température de la carte | Température de la carte | TMP411 (U65) | 13 | Avertissement supérieur : 75
Mortel supérieur : 85 |
Oui |
| Volume QSFP0tage | Volume QSFP0tage | Module QSFP externe (J4) | 14 | 0 | Non |
| Température QSFP0 | Température QSFP0 | Module QSFP externe (J4) | 15 | Avertissement supérieur : valeur définie par le fournisseur QSFP
Upper Fatal : valeur définie par le fournisseur QSFP |
Non |
| Courant auxiliaire PCIe 12 V | AUX 12 V | PAC1932 SENS2 | 24 | 0 | Non |
| Volume auxiliaire PCIe 12 Vtage | Volume AUX 12 Vtage | PAC1932 SENS2 | 25 | 0 | Non |
| Volume QSFP1tage | Volume QSFP1tage | Module QSFP externe (J5) | 37 | 0 | Non |
| Température QSFP1 | Température QSFP1 | Module QSFP externe (J5) | 38 | Avertissement supérieur : valeur définie par le fournisseur QSFP
Upper Fatal : valeur définie par le fournisseur QSFP |
Non |
| PKVL A Température à cœur | PKVL A Température à cœur | Puce PKVL (88EC055) (U18A) | 44 | 0 | Non |
| suite… | |||||
| Fonction | Nom du capteur | Informations sur le capteur | PLDM | ||
| Source de lecture du capteur (composant) | RDP
Poignée d'enregistrement |
Seuils en PDR | Changements de seuil autorisé via PLDM | ||
| PKVL A Serdes Température | PKVL A Serdes Température | Puce PKVL (88EC055) (U18A) | 45 | 0 | Non |
| Température à cœur PKVL B | Température à cœur PKVL B | Puce PKVL (88EC055) (U23A) | 46 | 0 | Non |
| PKVL B Serdes Température | PKVL B Serdes Température | Puce PKVL (88EC055) (U23A) | 47 | 0 | Non |
Note:
Les valeurs Upper Warning et Upper Fatal pour QSFP sont définies par le fournisseur QSFP. Reportez-vous à la fiche technique du fournisseur pour les valeurs. Le BMC lira ces valeurs de seuil et les signalera. fpgad est un service qui peut vous aider à protéger le serveur contre les pannes lorsque le matériel atteint un seuil de capteur supérieur irrécupérable ou inférieur irrécupérable (également appelé seuil fatal). fpgad est capable de surveiller chacun des 20 capteurs signalés par le contrôleur de gestion de la carte. Veuillez vous référer à la rubrique Graceful Shutdown du Guide de l'utilisateur Intel Acceleration Stack : Intel FPGA Programmable Acceleration Card N3000 pour plus d'informations.
Note:
Les systèmes de serveur OEM qualifiés doivent fournir le refroidissement requis pour vos charges de travail. Vous pouvez obtenir les valeurs des capteurs en exécutant la commande OPAE suivante en tant que root ou sudo : $ sudo fpgainfo bmc
Informations connexes
Guide de l'utilisateur Intel Acceleration Stack : carte d'accélération programmable Intel FPGA N3000
Surveillance de la carte via I2C SMBus
L'esclave I2C standard vers l'interface Avalon-MM (lecture seule) partage le SMBus PCIe entre le BMC hôte et l'Intel MAX 10 RoT. L'Intel FPGA PAC N3000 prend en charge l'interface esclave I2C standard et l'adresse esclave est 0xBC par défaut uniquement pour l'accès hors bande. Le mode d'adressage d'octet est le mode d'adresse décalée de 2 octets. Voici la carte mémoire du registre de données de télémétrie que vous pouvez utiliser pour accéder aux informations via les commandes I2C. La colonne de description décrit comment les valeurs de registre renvoyées peuvent être traitées ultérieurement pour obtenir les valeurs réelles. Les unités peuvent être Celsius (°C), mA, mV, mW selon le capteur que vous lisez.
Carte mémoire du registre des données de télémétrie
| Registre | Compenser | Largeur | Accéder | Champ | Valeur par défaut | Description |
| Température de la carte | 0x100 | 32 | RO | [31:0] | 32'00000000 | TMP411(U65)
La valeur du registre est un entier signé Température = valeur du registre * 0.5 |
| Avertissement de température élevée de la carte | 0x104 | 32 | RW | [31:0] | 32'00000000 | TMP411(U65)
La valeur du registre est un entier signé |
| Limite haute = valeur de registre
* 0.5 |
||||||
| Température élevée fatale de la carte | 0x108 | 32 | RW | [31:0] | 32'00000000 | TMP411(U65)
La valeur du registre est un entier signé |
| High Critical = valeur de registre
* 0.5 |
||||||
| Température du cœur du FPGA | 0x110 | 32 | RO | [31:0] | 32'00000000 | TMP411(U65)
La valeur du registre est un entier signé |
| Température = valeur de registre
* 0.5 |
||||||
| Matrice FPGA
Avertissement de température élevée |
0x114 | 32 | RW | [31:0] | 32'00000000 | TMP411(U65)
La valeur du registre est un entier signé |
| Limite haute = valeur de registre
* 0.5 |
||||||
| suite… | ||||||
| Registre | Compenser | Largeur | Accéder | Champ | Valeur par défaut | Description |
| Volume de base FPGAtage | 0x13C | 32 | RO | [31:0] | 32'00000000 | LTC3884(U44)
Voltage(mV) = valeur de registre |
| Courant de cœur FPGA | 0x140 | 32 | RO | [31:0] | 32'00000000 | LTC3884(U44)
Courant (mA) = valeur de registre |
| Volume du fond de panier 12vtage | 0x144 | 32 | RO | [31:0] | 32'00000000 | Voltage(mV) = valeur de registre |
| Courant de fond de panier 12v | 0x148 | 32 | RO | [31:0] | 32'00000000 | Courant (mA) = valeur de registre |
| Vol. 1.2vtage | 0x14C | 32 | RO | [31:0] | 32'00000000 | Voltage(mV) = valeur de registre |
| Volume auxiliaire 12 Vtage | 0x150 | 32 | RO | [31:0] | 32'00000000 | Voltage(mV) = valeur de registre |
| Courant auxiliaire 12v | 0x154 | 32 | RO | [31:0] | 32'00000000 | Courant (mA) = valeur de registre |
| Vol. 1.8vtage | 0x158 | 32 | RO | [31:0] | 32'00000000 | Voltage(mV) = valeur de registre |
| Vol. 3.3vtage | 0x15C | 32 | RO | [31:0] | 32'00000000 | Voltage(mV) = valeur de registre |
| Puissance du tableau | 0x160 | 32 | RO | [31:0] | 32'00000000 | Puissance (mW) = valeur de registre |
| PKVL A Température à cœur | 0x168 | 32 | RO | [31:0] | 32'00000000 | PKVL1(U18A)
La valeur du registre est un entier signé Température = valeur de registre * 0.5 |
| PKVL A Serdes Température | 0x16C | 32 | RO | [31:0] | 32'00000000 | PKVL1(U18A)
La valeur du registre est un entier signé Température = valeur de registre * 0.5 |
| Température à cœur PKVL B | 0x170 | 32 | RO | [31:0] | 32'00000000 | PKVL2(U23A)
La valeur du registre est un entier signé Température = valeur de registre * 0.5 |
| PKVL B Serdes Température | 0x174 | 32 | RO | [31:0] | 32'00000000 | PKVL2(U23A)
La valeur du registre est un entier signé Température = valeur de registre * 0.5 |
Les valeurs QSFP sont obtenues en lisant le module QSFP et en signalant les valeurs lues dans le registre approprié. Si le module QSFP ne prend pas en charge la surveillance des diagnostics numériques ou si le module QSFP n'est pas installé, ignorez les valeurs lues dans les registres QSFP. Utilisez l'outil IPMI (Intelligent Platform Management Interface) pour lire les données de télémétrie via le bus I2C.
Commande I2C pour lire les températures de la carte à l'adresse 0x100 :
Dans la commande ci-dessous :
- 0x20 est l'adresse du bus maître I2C de votre serveur qui peut accéder directement aux emplacements PCIe. Cette adresse varie selon le serveur. Veuillez vous référer à la fiche technique de votre serveur pour l'adresse I2C correcte de votre serveur.
- 0xBC est l'adresse esclave I2C de l'Intel MAX 10 BMC.
- 4 est le nombre d'octets de données lus
- 0x01 0x00 est l'adresse du registre de la température de la carte qui est présentée dans le tableau.
Commande:
ipmitool bus i2c = 0x20 0xBC 4 0x01 0x00
Sortir:
01110010 00000000 00000000 00000000
La valeur de sortie en hexadécimal est : 0x72000000 0x72 est 114 en décimal. Pour calculer la température en Celsius multiplier par 0.5 : 114 x 0.5 = 57 °C
Note:
Tous les serveurs ne prennent pas en charge l'accès direct du bus I2C aux emplacements PCIe. Veuillez vérifier la fiche technique de votre serveur pour les informations de support et l'adresse du bus I2C.
Format de données EEPROM
Cette section définit le format de données de l'EEPROM de l'adresse MAC et de l'EEPROM FRUID et auquel l'hôte et le FPGA peuvent accéder respectivement.
EEPROM MAC
Au moment de la fabrication, Intel programme l'EEPROM de l'adresse MAC avec les adresses MAC du contrôleur Ethernet Intel XL710-BM2. L'Intel MAX 10 accède aux adresses dans l'EEPROM d'adresse MAC via le bus I2C. Découvrez l'adresse MAC à l'aide de la commande suivante : $ sudo fpga mac
L'EEPROM de l'adresse MAC ne contient que l'adresse MAC de 6 octets de départ à l'adresse 0x00h suivie du nombre d'adresses MAC de 08. L'adresse MAC de départ est également imprimée sur l'étiquette autocollante à l'arrière de la carte de circuit imprimé (PCB). Le pilote OPAE fournit des nœuds sysfs pour obtenir l'adresse MAC de départ à partir de l'emplacement suivant : /sys/class/fpga/intel-fpga-dev.*/intel-fpga-fme.*/spi altera.*.auto/spi_master/ spi */spi*/mac_address Adresse MAC de départ Example : 644C360F4430 Le pilote OPAE obtient le décompte à partir de l'emplacement suivant : /sys/class/fpga/ intel-fpga-dev.*/intel-fpga-fme.*/spi-altera.*.auto/spi_master/ spi*/ spi*/mac_count Nombre de MAC Example: 08 À partir de l'adresse MAC de départ, les sept adresses MAC restantes sont obtenues en incrémentant séquentiellement l'octet le moins significatif (LSB) de l'adresse MAC de départ d'un décompte de un pour chaque adresse MAC suivante. Adresse MAC suivante example:
- 644C360F4431
- 644C360F4432
- 644C360F4433
- 644C360F4434
- 644C360F4435
- 644C360F4436
- 644C360F4437
Note: Si vous utilisez un ES Intel FPGA PAC N3000, l'EEPROM MAC n'est peut-être pas programmée. Si l'EEPROM MAC n'est pas programmée, la première adresse MAC lue revient sous la forme FFFFFFFFFFFF.
Identification de l'unité remplaçable sur site (FRUID) Accès EEPROM
Vous pouvez uniquement lire l'EEPROM (0xA0) d'identification de l'unité remplaçable sur site (FRUID) à partir du BMC hôte via SMBus. La structure de l'EEPROM FRUID est basée sur la spécification IPMI, Platform Management FRU Information Storage Definition, v1.3, 24 mars 2015, à partir de laquelle une structure d'informations de carte est dérivée. L'EEPROM FRUID suit le format d'en-tête commun avec la zone de carte et la zone d'informations sur le produit. Reportez-vous au tableau ci-dessous pour savoir quels champs de l'en-tête commun s'appliquent à l'EEPROM FRUID.
En-tête commun de FRUID EEPROM
Tous les champs de l'en-tête commun sont obligatoires.
| Longueur du champ en octets | Description du champ | FRUIDE EEPROM Valeur |
|
1 |
Format d'en-tête commun version 7: 4 - réservé, écrivez comme 0000b
3:0 – numéro de version du format = 1h pour cette spécification |
01h (réglé sur 00000001b) |
|
1 |
Décalage de départ de la zone d'utilisation interne (en multiples de 8 octets).
00h indique que cette zone n'est pas présente. |
00h (absent) |
|
1 |
Décalage de départ de la zone d'informations sur le châssis (en multiples de 8 octets).
00h indique que cette zone n'est pas présente. |
00h (absent) |
|
1 |
Décalage de départ de la zone de carte (en multiples de 8 octets).
00h indique que cette zone n'est pas présente. |
01h |
|
1 |
Décalage de départ de la zone d'informations sur le produit (en multiples de 8 octets).
00h indique que cette zone n'est pas présente. |
0Ch |
|
1 |
Décalage de départ de la zone multienregistrement (en multiples de 8 octets).
00h indique que cette zone n'est pas présente. |
00h (absent) |
| 1 | PAD, écrire 00h | 00h |
|
1 |
Somme de contrôle d'en-tête commune (somme de contrôle nulle) |
F2h |
Les octets d'en-tête communs sont placés à partir de la première adresse de l'EEPROM. La disposition ressemble à la figure ci-dessous.
Schéma fonctionnel de la disposition de la mémoire FRUID EEPROM
Zone de la carte EEPROM FRUID
| Longueur du champ en octets | Description du champ | Valeurs de champ | Encodage de champ |
| 1 | Board Area Format Version 7:4 – réservé, écrire 0000b 3:0 – numéro de version du format | 0x01 | Réglé sur 1h (0000 0001b) |
| 1 | Longueur de la zone de carte (en multiples de 8 octets) | 0x0B | 88 octets (comprend 2 pad 00 octets) |
| 1 | Code de langue | 0x00 | Mettre à 0 pour l'anglais
Note: Aucune autre langue n'est prise en charge pour le moment |
| 3 | Mfg. Date/Heure : Nombre de minutes à partir de 0:00 h 1/1/96.
Octet le moins significatif en premier (little endian) 00_00_00h = non spécifié (Champ dynamique) |
0x10
0x65 0xB7 |
Décalage horaire entre 12:00 AM 1/1/96 à 12 PM
11/07/2018 est 12018960 minutes = b76510h – stocké au format petit endian |
| 1 | Type de fabricant de carte/octet de longueur | 0xD2 | ASCII 8 bits + LATIN1 codé 7:6 – 11b
5:0 – 010010b (18 octets de données) |
| P | Octets du fabricant de la carte | 0x49
0x6E 0x74 0x65 0x6C 0xAE |
8 bits ASCII + LATIN1 codé Intel® Corporation |
| suite… | |||
| Longueur du champ en octets | Description du champ | Valeurs de champ | Encodage de champ |
| 0x20
0x43 0x6F 0x72 0x70 0x6F 0x72 0x61 0x74 0x69 0x6F 0x6E |
|||
| 1 | Nom du produit de la carte type/longueur octet | 0xD5 | ASCII 8 bits + LATIN1 codé 7:6 – 11b
5:0 – 010101b (21 octets de données) |
| Q | Octets du nom du produit de la carte | 0X49
0X6E 0X74 0X65 0X6C 0XAE 0X20 0X46 0X50 0X47 0X41 0X20 0X50 0X41 0X43 0X20 0X4E 0X33 0X30 0X30 0X30 |
8 bits ASCII + LATIN1 codé Intel FPGA PAC N3000 |
| 1 | Octet de type/longueur du numéro de série de la carte | 0xCC | ASCII 8 bits + LATIN1 codé 7:6 – 11b
5:0 – 001100b (12 octets de données) |
| N | Octets du numéro de série de la carte (champ dynamique) | 0x30
0x30 0x30 0x30 0x30 0x30 0x30 0x30 |
codé ASCII 8 bits + LATIN1
Les 1 premiers chiffres hexadécimaux sont OUI : 6 Les 2 deuxièmes chiffres hexadécimaux sont l'adresse MAC : 6 |
| suite… | |||
| Longueur du champ en octets | Description du champ | Valeurs de champ | Encodage de champ |
| 0x30
0x30 0x30 0x30 |
Note: Ceci est codé comme un exampfichier et doit être modifié dans un appareil réel
Les 1 premiers chiffres hexadécimaux sont OUI : 6C644 Les 2 deuxièmes chiffres hexadécimaux sont l'adresse MAC : 6AB00E Note: A identifier non FRUID programmé, réglez OUI et l'adresse MAC sur "0000". |
||
| 1 | Numéro de pièce de la carte type/longueur octet | 0xCE | ASCII 8 bits + LATIN1 codé 7:6 – 11b
5:0 – 001110b (14 octets de données) |
| M | Octets de numéro de pièce de la carte | 0x4B
0x38 0x32 0x34 0x31 0x37 0x20 0x30 0x30 0x32 0x20 0x20 0x20 0x20 |
ASCII 8 bits + LATIN1 codé avec ID de nomenclature.
Pour une longueur de 14 octets, le numéro de référence de la carte codée example est K82417-002 Note: Ceci est codé comme un example et doit être modifié dans un appareil réel. Cette valeur de champ varie selon le numéro de PBA de la carte. La révision PBA a été supprimée dans FRUID. Ces quatre derniers octets renvoient un blanc et sont réservés pour une utilisation future. |
| 1 | FRU File Type d'ID/octet de longueur | 0x00 | ASCII 8 bits + LATIN1 codé 7:6 – 00b
5:0 – 000000b (0 octets de données) L'URA File Le champ d'octets d'ID qui devrait suivre ceci n'est pas inclus car le champ serait "null". Note: FRU File Octets d'identification. L'URA File le champ de version est un champ prédéfini fourni comme aide à la fabrication pour vérifier la file qui a été utilisé lors de la fabrication ou de la mise à jour sur site pour charger les informations FRU. Le contenu est spécifique au fabricant. Ce champ est également fourni dans la zone d'informations sur le tableau. L'un ou l'autre ou les deux champs peuvent être 'null'. |
| 1 | Octet de type/longueur MMID | 0xC6 | codé ASCII 8 bits + LATIN1 |
| suite… | |||
| Longueur du champ en octets | Description du champ | Valeurs de champ | Encodage de champ |
| 7:6 – 11b
5:0 – 000110b (6 octets de données) Note: Ceci est codé comme un exampfichier et doit être modifié dans un appareil réel |
|||
| M | Octets MMID | 0x39
0x39 0x39 0x44 0x58 0x46 |
Formaté en 6 chiffres hexadécimaux. Ex spécifiqueample dans la cellule aux côtés d'Intel FPGA PAC N3000 MMID = 999DXF.
Cette valeur de champ varie en fonction des différents champs SKU tels que MMID, OPN, PBN, etc. |
| 1 | C1h (octet de type/longueur encodé pour indiquer qu'il n'y a plus de champs d'information). | 0xC1 | |
| Y | 00h - tout espace inutilisé restant | 0x00 | |
| 1 | Somme de contrôle de la zone de carte (somme de contrôle nulle) | 0xB9 | Note: La somme de contrôle dans ce tableau est une somme de contrôle nulle calculée pour les valeurs utilisées dans le tableau. Il doit être recalculé pour les valeurs réelles d'un Intel FPGA PAC N3000. |
| Longueur du champ en octets | Description du champ | Valeurs de champ | Encodage de champ |
| 1 | Product Area Format Version 7:4 – réservé, écrivez comme 0000b
3:0 – numéro de version du format = 1h pour cette spécification |
0x01 | Réglé sur 1h (0000 0001b) |
| 1 | Longueur de la zone de produit (en multiples de 8 octets) | 0x0A | Total de 80 octets |
| 1 | Code de langue | 0x00 | Mettre à 0 pour l'anglais
Note: Aucune autre langue n'est prise en charge pour le moment |
| 1 | Nom du fabricant type/longueur octet | 0xD2 | ASCII 8 bits + LATIN1 codé 7:6 – 11b
5:0 – 010010b (18 octets de données) |
| N | Octets du nom du fabricant | 0x49
0x6E 0x74 0x65 0x6C 0xAE 0x20 0x43 0x6F |
8 bits ASCII + LATIN1 codé Intel Corporation |
| suite… | |||
| Longueur du champ en octets | Description du champ | Valeurs de champ | Encodage de champ |
| 0x72
0x70 0x6F 0x72 0x61 0x74 0x69 0x6F 0x6E |
|||
| 1 | Nom du produit type/longueur octet | 0xD5 | ASCII 8 bits + LATIN1 codé 7:6 – 11b
5:0 – 010101b (21 octets de données) |
| M | Octets de nom de produit | 0x49
0x6E 0x74 0x65 0x6C 0xAE 0x20 0x46 0x50 0x47 0x41 0x20 0x50 0x41 0x43 0x20 0x4E 0x33 0x30 0x30 0x30 |
8 bits ASCII + LATIN1 codé Intel FPGA PAC N3000 |
| 1 | Type de produit/numéro de modèle/octet de longueur | 0xCE | ASCII 8 bits + LATIN1 codé 7:6 – 11b
5:0 – 001110b (14 octets de données) |
| O | Octets de référence de produit/numéro de modèle | 0x42
0x44 0x2D 0x4E 0x56 0x56 0x2D 0x4E 0x33 0x30 0x30 0x30 0x2D 0x31 |
codé ASCII 8 bits + LATIN1
OPN pour la carte BD-NVV-N3000-1 Cette valeur de champ varie selon les différents OPN Intel FPGA PAC N3000. |
| suite… | |||
| Longueur du champ en octets | Description du champ | Valeurs de champ | Encodage de champ |
| 1 | Type de version de produit/octet de longueur | 0x01 | Binaire 8 bits 7: 6 - 00b
5:0 – 000001b (1 octet de données) |
| R | Octets de la version du produit | 0x00 | Ce champ est encodé en tant que membre de la famille |
| 1 | Octet de type/longueur du numéro de série du produit | 0xCC | ASCII 8 bits + LATIN1 codé 7:6 – 11b
5:0 – 001100b (12 octets de données) |
| P | Octets du numéro de série du produit (champ dynamique) | 0x30
0x30 0x30 0x30 0x30 0x30 0x30 0x30 0x30 0x30 0x30 0x30 |
codé ASCII 8 bits + LATIN1
Les 1 premiers chiffres hexadécimaux sont OUI : 6 Les 2 deuxièmes chiffres hexadécimaux sont l'adresse MAC : 6 Note: Ceci est codé comme un example et doit être modifié dans un appareil réel. Les 1 premiers chiffres hexadécimaux sont OUI : 6C644 Les 2 deuxièmes chiffres hexadécimaux sont l'adresse MAC : 6AB00E Note: A identifier non FRUID programmé, réglez OUI et l'adresse MAC sur "0000". |
| 1 | Actif Tag type/longueur octet | 0x01 | Binaire 8 bits 7: 6 - 00b
5:0 – 000001b (1 octet de données) |
| Q | Actif Tag | 0x00 | Non pris en charge |
| 1 | FRU File Type d'ID/octet de longueur | 0x00 | ASCII 8 bits + LATIN1 codé 7:6 – 00b
5:0 – 000000b (0 octets de données) L'URA File Le champ d'octets d'ID qui devrait suivre ceci n'est pas inclus car le champ serait "null". |
| suite… | |||
| Longueur du champ en octets | Description du champ | Valeurs de champ | Encodage de champ |
| Note: FRU file Octets d'identification.
L'URA File le champ de version est un champ prédéfini fourni comme aide à la fabrication pour vérifier la file qui a été utilisé lors de la fabrication ou de la mise à jour sur site pour charger les informations FRU. Le contenu est spécifique au fabricant. Ce champ est également fourni dans la zone d'informations sur le tableau. L'un ou l'autre ou les deux champs peuvent être 'null'. |
|||
| 1 | C1h (octet de type/longueur encodé pour indiquer qu'il n'y a plus de champs d'information). | 0xC1 | |
| Y | 00h - tout espace inutilisé restant | 0x00 | |
| 1 | Somme de contrôle de la zone d'informations sur le produit (zéro somme de contrôle)
(Champ dynamique) |
0x9D | Note: la somme de contrôle dans ce tableau est une somme de contrôle nulle calculée pour les valeurs utilisées dans le tableau. Il doit être recalculé pour les valeurs réelles d'un Intel FPGA PAC. |
Guide de l'utilisateur du contrôleur de gestion de la carte d'accélération programmable Intel® FPGA N3000
Historique des révisions
Historique des révisions du Guide de l'utilisateur du contrôleur de gestion de la carte d'accélération programmable Intel FPGA N3000
| Version du document | Changements |
| 2019.11.25 | Version de production initiale. |
Société intel. Tous les droits sont réservés. Intel, le logo Intel et les autres marques Intel sont des marques commerciales d'Intel Corporation ou de ses filiales. Intel garantit les performances de ses produits FPGA et semi-conducteurs selon les spécifications actuelles conformément à la garantie standard d'Intel, mais se réserve le droit d'apporter des modifications à tout produit et service à tout moment et sans préavis. Intel n'assume aucune responsabilité découlant de l'application ou de l'utilisation de toute information, produit ou service décrit dans le présent document, sauf accord exprès et écrit d'Intel. Il est conseillé aux clients d'Intel d'obtenir la dernière version des spécifications de l'appareil avant de se fier aux informations publiées et avant de passer des commandes de produits ou de services.
*D'autres noms et marques peuvent être revendiqués comme étant la propriété d'autrui.
Documents / Ressources
 |
Contrôleur de gestion de carte d'accélération programmable Intel FPGA N3000 [pdf] Guide de l'utilisateur Carte d'accélération programmable FPGA Carte N3000, Contrôleur de gestion, FPGA, Carte d'accélération programmable Carte N3000, Contrôleur de gestion, Carte N3000 Contrôleur de gestion, Contrôleur de gestion |
