إنتل FPGA بطاقة تسريع قابلة للبرمجة N3000 وحدة تحكم إدارة اللوحة
بطاقة تسريع Intel FPGA القابلة للبرمجة N3000 BMC مقدمة
حول هذه الوثيقة
راجع دليل مستخدم إدارة لوحة Intel FPGA Programmable Acceleration Card N3000 لمعرفة المزيد حول وظائف وميزات Intel® MAX® 10 BMC ولفهم كيفية قراءة بيانات القياس عن بعد على Intel FPGA PAC N3000 باستخدام PLDM عبر MCTP SMBus وI2C SMBus . يتم تضمين مقدمة إلى Intel MAX 10 root of Trust (RoT) وتحديث النظام الآمن عن بعد.
زيادةview
يعد Intel MAX 10 BMC مسؤولاً عن التحكم في ميزات اللوحة ومراقبتها ومنح الوصول إليها. يتعامل Intel MAX 10 BMC مع أجهزة الاستشعار الموجودة على اللوحة، وFPGA والفلاش، ويدير تسلسلات التشغيل/إيقاف التشغيل، وتكوين FPGA واستقصاء بيانات القياس عن بعد. يمكنك التواصل مع BMC باستخدام بروتوكول الإصدار 1.1.1 من نموذج بيانات مستوى النظام الأساسي (PLDM). يمكن ترقية البرنامج الثابت BMC ميدانيًا عبر PCIe باستخدام ميزة تحديث النظام عن بُعد.
مميزات برنامج بي ام سي
- يعمل بمثابة جذر الثقة (RoT) ويمكّن ميزات التحديث الآمن لـ Intel FPGA PAC N3000.
- يتحكم في تحديثات البرامج الثابتة وفلاش FPGA عبر PCIe.
- يدير تكوين FPGA.
- يقوم بتكوين إعدادات الشبكة لجهاز إعادة توقيت Ethernet C827.
- يتحكم في تسلسل تشغيل الطاقة وإيقافها واكتشاف الأخطاء مع الحماية التلقائية للإيقاف.
- يتحكم في الطاقة ويعيد ضبطها على اللوحة.
- واجهات مع أجهزة الاستشعار، وفلاش FPGA وQSFPs.
- يراقب بيانات القياس عن بعد (درجة حرارة اللوحة، المجلدtage والتيار) ويوفر إجراءات وقائية عندما تكون القراءات خارج العتبة الحرجة.
- تقارير بيانات القياس عن بعد لاستضافة BMC عبر نموذج بيانات مستوى النظام الأساسي (PLDM) عبر MCTP SMBus أو I2C.
- يدعم PLDM عبر MCTP SMBus عبر PCIe SMBus. 0xCE هو عنوان تابع ذو 8 بت.
- يدعم I2C SMBus. 0xBC هو العنوان التابع ذو 8 بتات.
- الوصول إلى عناوين Ethernet MAC في EEPROM ووحدة تعريف الوحدة القابلة للاستبدال (FRUID) EEPROM.
شركة إنتل. كل الحقوق محفوظة. تعد Intel وشعار Intel وعلامات Intel الأخرى علامات تجارية لشركة Intel Corporation أو الشركات التابعة لها. تضمن Intel أداء منتجات FPGA وأشباه الموصلات وفقًا للمواصفات الحالية وفقًا لضمان Intel القياسي ، ولكنها تحتفظ بالحق في إجراء تغييرات على أي منتجات وخدمات في أي وقت دون إشعار. لا تتحمل Intel أي مسؤولية أو التزام ناشئ عن التطبيق أو استخدام أي معلومات أو منتج أو خدمة موصوفة هنا باستثناء ما تم الاتفاق عليه صراحةً كتابةً من قبل Intel. يُنصح عملاء Intel بالحصول على أحدث إصدار من مواصفات الجهاز قبل الاعتماد على أي معلومات منشورة وقبل تقديم طلبات المنتجات أو الخدمات. * قد تكون الأسماء والعلامات التجارية الأخرى مملوكة لآخرين.
مخطط كتلة BMC عالي المستوى
جذر الثقة (RoT)
يعمل Intel MAX 10 BMC بمثابة جذر الثقة (RoT) ويتيح ميزة تحديث النظام الآمن عن بعد لـ Intel FPGA PAC N3000. يتضمن RoT ميزات قد تساعد في منع ما يلي:
- تحميل أو تنفيذ تعليمات برمجية أو تصميمات غير مصرح بها
- العمليات التخريبية التي تتم محاولة تنفيذها بواسطة برامج لا تتمتع بامتيازات، أو برامج ذات امتيازات، أو BMC المضيف
- التنفيذ غير المقصود للتعليمات البرمجية أو التصميمات القديمة التي تحتوي على أخطاء أو نقاط ضعف معروفة من خلال تمكين BMC من إلغاء الترخيص
دليل مستخدم وحدة التحكم في إدارة لوحة Intel® FPGA القابلة للبرمجة N3000
يفرض Intel FPGA PAC N3000 BMC أيضًا العديد من سياسات الأمان الأخرى المتعلقة بالوصول من خلال واجهات مختلفة، بالإضافة إلى حماية الفلاش الموجود على اللوحة من خلال الحد من معدل الكتابة. يرجى الرجوع إلى دليل مستخدم الأمان لبطاقة تسريع Intel FPGA القابلة للبرمجة N3000 للحصول على معلومات حول RoT وميزات الأمان الخاصة بـ Intel FPGA PAC N3000.
معلومات ذات صلة
دليل مستخدم بطاقة التسريع القابلة للبرمجة Intel FPGA N3000
تحديث آمن للنظام عن بعد
يدعم BMC Secure RSU لبرنامج Intel MAX 10 BMC Nios® الثابت وصورة RTL وتحديثات صورة Intel Arria® 10 FPGA مع عمليات التحقق من المصادقة والتكامل. البرنامج الثابت Nios هو المسؤول عن مصادقة الصورة أثناء عملية التحديث. يتم دفع التحديثات عبر واجهة PCIe إلى Intel Arria 10 GT FPGA، والتي بدورها تكتبها عبر Intel Arria 10 FPGA SPI الرئيسي إلى Intel MAX 10 FPGA SPI التابع. منطقة فلاش مؤقتة تسمى stagتقوم منطقة ing بتخزين أي نوع من تدفق بتات المصادقة من خلال واجهة SPI. يحتوي تصميم BMC RoT على وحدة التشفير التي تنفذ وظيفة التحقق من التجزئة SHA2 256 بت ووظيفة التحقق من التوقيع ECDSA 256 P 256 لمصادقة المفاتيح وصورة المستخدم. تستخدم البرامج الثابتة Nios وحدة التشفير لمصادقة الصورة الموقعة من قبل المستخدم في stagمنطقة جي. إذا مرت المصادقة، يقوم برنامج Nios الثابت بنسخ صورة المستخدم إلى منطقة فلاش المستخدم. إذا فشلت المصادقة، فسيقوم برنامج Nios الثابت بالإبلاغ عن خطأ. يرجى الرجوع إلى دليل مستخدم الأمان لبطاقة تسريع Intel FPGA القابلة للبرمجة N3000 للحصول على معلومات حول RoT وميزات الأمان الخاصة بـ Intel FPGA PAC N3000.
معلومات ذات صلة
دليل مستخدم بطاقة التسريع القابلة للبرمجة Intel FPGA N3000
إدارة تسلسل الطاقة
تدير آلة حالة جهاز تسلسل الطاقة BMC تسلسلات تشغيل وإيقاف تشغيل Intel FPGA PAC N3000 لحالات الزاوية أثناء عملية التشغيل أو التشغيل العادي. يغطي تدفق الطاقة Intel MAX 10 العملية بأكملها بما في ذلك تشغيل Intel MAX 10، وتشغيل Nios، وإدارة تسلسل الطاقة لتكوين FPGA. يجب على المضيف التحقق من إصدارات البناء لكل من Intel MAX 10 وFPGA، بالإضافة إلى حالة Nios بعد كل دورة طاقة، واتخاذ الإجراءات المقابلة في حالة تشغيل Intel FPGA PAC N3000 في حالات زاوية مثل Intel MAX 10 أو فشل تحميل بناء مصنع FPGA أو فشل تشغيل Nios. يقوم BMC بحماية Intel FPGA PAC N3000 عن طريق إيقاف تشغيل البطاقة في الحالات التالية:
- 12 فولت حجم إمداد الحافة المساعد أو PCIetagالبريد أقل من 10.46 فولت
- تصل درجة الحرارة الأساسية FPGA إلى 100 درجة مئوية
- تصل درجة حرارة اللوحة إلى 85 درجة مئوية
مراقبة اللوحة من خلال أجهزة الاستشعار
شاشات Intel MAX 10 BMC المجلدtage والتيار ودرجة الحرارة للمكونات المختلفة على Intel FPGA PAC N3000. يمكن للمضيف BMC الوصول إلى بيانات القياس عن بعد من خلال PCIe SMBus. تتم مشاركة PCIe SMBus بين المضيف BMC وIntel FPGA PAC N3000 Intel MAX 10 BMC بواسطة كل من PLDM عبر نقطة نهاية MCTP SMBus والتابع القياسي I2C إلى واجهة Avalon-MM (للقراءة فقط).
مراقبة مجلس الإدارة من خلال PLDM عبر MCTP SMBus
يتصل BMC الموجود على Intel FPGA PAC N3000 بخادم BMC عبر PCIe* SMBus. تدعم وحدة التحكم MCTP نموذج بيانات مستوى النظام الأساسي (PLDM) عبر مكدس بروتوكول نقل مكونات الإدارة (MCTP). عنوان الرقيق لنقطة نهاية MCTP هو 0xCE بشكل افتراضي. يمكن إعادة برمجته إلى القسم المقابل من فلاش FPGA Quad SPI الخارجي عبر طريقة داخل النطاق إذا لزم الأمر. يدعم Intel FPGA PAC N3000 BMC مجموعة فرعية من أوامر PLDM وMCTP لتمكين خادم BMC من الحصول على بيانات المستشعر مثل المجلدtagه ، التيار ودرجة الحرارة.
ملحوظة:
يتم دعم نموذج بيانات مستوى النظام الأساسي (PLDM) عبر نقطة نهاية MCTP SMBus. لا يتم دعم PLDM عبر MCTP عبر PCIe الأصلي. فئة جهاز SMBus: يتم دعم الجهاز "الثابت غير القابل للاكتشاف" بشكل افتراضي، ولكن جميع فئات الأجهزة الأربع مدعومة وقابلة لإعادة التكوين ميدانيًا. ويدعم ACK-الاستطلاع
- مدعوم بعنوان SMBus الافتراضي التابع 0xCE.
- مدعوم بعنوان تابع ثابت أو مخصص.
يدعم BMC الإصدار 1.3.0 من المواصفات الأساسية لبروتوكول نقل مكونات الإدارة (MCTP) (مواصفات DTMF DSP0236)، والإصدار 1.1.1 من PLDM لمعيار مراقبة النظام الأساسي والتحكم فيه (مواصفات DTMF DSP0248)، والإصدار 1.0.0 من PLDM للتحكم في الرسائل واكتشافها (مواصفات DTMF DSP0240).
معلومات ذات صلة
مواصفات فريق عمل الإدارة الموزعة (DMTF) للارتباط بمواصفات DMTF المحددة
سرعة واجهة SMBus
يدعم تطبيق Intel FPGA PAC N3000 معاملات SMBus بسرعة 100 كيلو هرتز بشكل افتراضي.
دعم حزم MCTP
تعريفات MCTP
- يمثل نص الرسالة الحمولة النافعة لرسالة MCTP. يمكن أن يمتد نص الرسالة إلى حزم MCTP متعددة.
- تشير حمولة حزمة MCTP إلى جزء من نص رسالة رسالة MCTP التي يتم حملها في حزمة MCTP واحدة.
- تشير وحدة النقل إلى حجم جزء حمولة حزمة MCTP.
حجم وحدة النقل
- يبلغ حجم وحدة الإرسال الأساسية (الحد الأدنى لوحدة الإرسال) لـ MCTP 64 بايت.
- يجب أن تحتوي جميع رسائل التحكم MCTP على حمولة حزمة لا تزيد عن وحدة الإرسال الأساسية دون تفاوض. (آلية التفاوض لوحدات النقل الأكبر بين نقاط النهاية خاصة بنوع الرسالة ولم يتم تناولها في مواصفات قاعدة MCTP)
- يجب تقسيم أي رسالة MCTP يزيد حجم نص رسالتها عن 64 بايت إلى رزم متعددة لإرسال رسالة واحدة.
حقول حزمة MCTP
حقول الحزمة/الرسالة العامة
مجموعات الأوامر المدعومة
أوامر MCTP المدعومة
- احصل على دعم إصدار MCTP
- معلومات إصدار المواصفات الأساسية
- معلومات إصدار بروتوكول التحكم
- PLDM عبر إصدار MCTP
- قم بتعيين معرف نقطة النهاية
- احصل على معرف نقطة النهاية
- احصل على UUID لنقطة النهاية
- احصل على دعم نوع الرسالة
- احصل على دعم الرسائل المحددة من قبل البائع
ملحوظة:
للحصول على أمر الحصول على دعم الرسالة المحددة من البائع، يستجيب BMC برمز الإكمال ERROR_INVALID_DATA(0x02).
أوامر المواصفات الأساسية PLDM المدعومة
- SetTID
- GetTID
- GetPLDMVersion
- احصل علىPLDMTypes
- GetPLDMCommands
دعم PLDM لمراقبة النظام الأساسي وأوامر مواصفات التحكم
- SetTID
- GetTID
- احصل على قراءة الاستشعار
- GetSensorThresholds
- SetSensorThresholds
- GetPDRRepositoryInfo
- احصل علىPDR
ملحوظة:
تقوم BMC Nios II بالاستقصاءات الأساسية لبيانات القياس عن بعد المختلفة كل 1 مللي ثانية، وتستغرق مدة الاستقصاء حوالي 500 ~ 800 مللي ثانية، وبالتالي يتم تحديث رسالة الاستجابة مقابل رسالة طلب مقابلة للأمر GetSensorReading أو GetSensorThresholds وفقًا لذلك كل 500 ~ 800 مللي ثانية.
ملحوظة:
GetStateSensorReadings غير مدعوم.
طوبولوجيا PLDM والتسلسل الهرمي
سجلات واصف النظام الأساسي المحددة
يستخدم Intel FPGA PAC N3000 20 سجلًا لواصف النظام الأساسي (PDRs). يدعم Intel MAX 10 BMC فقط سجلات PDR المدمجة حيث لن تتم إضافة أو إزالة سجلات PDR ديناميكيًا عند توصيل QSFP وفصله. عند فصله، سيتم ببساطة الإبلاغ عن حالة تشغيل المستشعر على أنها غير متاحة.
أسماء أجهزة الاستشعار ومقبض التسجيل
يتم تعيين قيمة رقمية مبهمة لجميع سجلات PDR تسمى "مقبض السجل". يتم استخدام هذه القيمة للوصول إلى سجلات PDR الفردية داخل مستودع PDR عبر GetPDR (مواصفات DTMF DSP0248). الجدول التالي عبارة عن قائمة موحدة بأجهزة الاستشعار التي يتم مراقبتها على Intel FPGA PAC N3000.
أسماء مستشعرات PDRs ومقبض التسجيل
| وظيفة | اسم المستشعر | معلومات المستشعر | بلدم | ||
| مصدر قراءة المستشعر (المكون) | إصلاح الضرر
مقبض السجل |
العتبات في PDR | تغييرات العتبة مسموح به عبر PLDM | ||
| إجمالي طاقة إدخال Intel FPGA PAC | قوة المجلس | حساب من أصابع PCIe 12V الحالي والمجلدtage | 1 | 0 | لا |
| أصابع PCIe 12 فولت تيار | تيار لوحة الكترونية معززة 12 فولت | باك1932 سينس1 | 2 | 0 | لا |
| أصابع PCIe 12 فولت المجلدtage | 12 فولت لوحة الكترونية معززة المجلدtage | باك1932 سينس1 | 3 | 0 | لا |
| 1.2 فولت السكك الحديدية المجلدtage | 1.2 فولتtage | ماكس 10 أدك | 4 | 0 | لا |
| 1.8 فولت السكك الحديدية المجلدtage | 1.8 فولتtage | ماكس 10 ADC | 6 | 0 | لا |
| 3.3 فولت السكك الحديدية المجلدtage | 3.3 فولتtage | ماكس 10 ADC | 8 | 0 | لا |
| FPGA المجلد الأساسيtage | FPGA المجلد الأساسيtage | LTC3884 (U44) | 10 | 0 | لا |
| التيار الأساسي FPGA | التيار الأساسي FPGA | LTC3884 (U44) | 11 | 0 | لا |
| درجة الحرارة الأساسية FPGA | درجة الحرارة الأساسية FPGA | الصمام الثنائي المؤقت FPGA عبر TMP411 | 12 | التحذير العلوي: 90
القاتل العلوي: 100 |
نعم |
| درجة حرارة اللوح | درجة حرارة اللوح | TMP411 (U65) | 13 | التحذير العلوي: 75
القاتل العلوي: 85 |
نعم |
| QSFP0 المجلدtage | QSFP0 المجلدtage | وحدة QSFP الخارجية (J4) | 14 | 0 | لا |
| درجة حرارة QSFP0 | درجة حرارة QSFP0 | وحدة QSFP الخارجية (J4) | 15 | التحذير العلوي: تم تعيين القيمة بواسطة بائع QSFP
العلوي القاتل: القيمة التي تم تحديدها بواسطة بائع QSFP |
لا |
| PCIe مساعد 12 فولت الحالي | 12 فولت ايه يو اكس | باك1932 سينس2 | 24 | 0 | لا |
| PCIe مساعد 12 فولت المجلدtage | 12 فولت AUX المجلدtage | باك1932 سينس2 | 25 | 0 | لا |
| QSFP1 المجلدtage | QSFP1 المجلدtage | وحدة QSFP الخارجية (J5) | 37 | 0 | لا |
| درجة حرارة QSFP1 | درجة حرارة QSFP1 | وحدة QSFP الخارجية (J5) | 38 | التحذير العلوي: تم تعيين القيمة بواسطة بائع QSFP
العلوي القاتل: القيمة التي تم تحديدها بواسطة بائع QSFP |
لا |
| PKVL درجة الحرارة الأساسية | PKVL درجة الحرارة الأساسية | شريحة PKVL (88EC055) (U18A) | 44 | 0 | لا |
| تابع… | |||||
| وظيفة | اسم المستشعر | معلومات المستشعر | بلدم | ||
| مصدر قراءة المستشعر (المكون) | إصلاح الضرر
مقبض السجل |
العتبات في PDR | تغييرات العتبة مسموح به عبر PLDM | ||
| PKVL درجة حرارة سيرديس | PKVL درجة حرارة سيرديس | شريحة PKVL (88EC055) (U18A) | 45 | 0 | لا |
| PKVL B درجة الحرارة الأساسية | PKVL B درجة الحرارة الأساسية | شريحة PKVL (88EC055) (U23A) | 46 | 0 | لا |
| درجة حرارة PKVL B سيرديس | درجة حرارة PKVL B سيرديس | شريحة PKVL (88EC055) (U23A) | 47 | 0 | لا |
ملحوظة:
يتم تعيين قيم التحذير العلوي والفادح العلوي لـ QSFP بواسطة بائع QSFP. الرجوع إلى ورقة بيانات البائع للقيم. سوف يقوم BMC بقراءة قيم العتبة هذه والإبلاغ عنها. fpgad هي خدمة يمكن أن تساعدك على حماية الخادم من التعطل عندما يصل الجهاز إلى الحد العلوي غير القابل للاسترداد أو الحد الأدنى للمستشعر غير القابل للاسترداد (يُسمى أيضًا بالعتبة القاتلة). fpgad قادر على مراقبة كل من أجهزة الاستشعار العشرين التي أبلغ عنها مراقب إدارة مجلس الإدارة. يرجى الرجوع إلى موضوع Graceful Shutdown من دليل مستخدم Intel Acceleration Stack: Intel FPGA Programmable Acceleration Card N20 لمزيد من المعلومات.
ملحوظة:
يجب أن توفر أنظمة خادم OEM المؤهلة التبريد المطلوب لأحمال العمل الخاصة بك. يمكنك الحصول على قيم المستشعرات عن طريق تشغيل أمر OPAE التالي كجذر أو sudo: $ sudo fpgainfo bmc
معلومات ذات صلة
دليل مستخدم Intel Acceleration Stack: بطاقة تسريع Intel FPGA القابلة للبرمجة N3000
مراقبة مجلس الإدارة من خلال I2C SMBus
يقوم جهاز I2C القياسي التابع لواجهة Avalon-MM (للقراءة فقط) بمشاركة PCIe SMBus بين المضيف BMC وIntel MAX 10 RoT. يدعم Intel FPGA PAC N3000 واجهة الرقيق القياسية I2C والعنوان التابع هو 0xBC افتراضيًا فقط للوصول خارج النطاق. وضع معالجة البايت هو وضع عنوان إزاحة 2 بايت. فيما يلي خريطة ذاكرة تسجيل بيانات القياس عن بعد التي يمكنك استخدامها للوصول إلى المعلومات من خلال أوامر I2C. يصف عمود الوصف كيفية معالجة قيم التسجيل التي تم إرجاعها بشكل أكبر للحصول على القيم الفعلية. يمكن أن تكون الوحدات مئوية (درجة مئوية)، مللي أمبير، ملي فولت، ملي واط اعتمادًا على المستشعر الذي تقرأه.
خريطة ذاكرة تسجيل بيانات القياس عن بعد
| يسجل | الإزاحة | عرض | وصول | مجال | القيمة الافتراضية | وصف |
| درجة حرارة اللوح | 0×100 | 32 | RO | [31:0] | 32'h00000000 | تمب411(U65)
تم توقيع قيمة التسجيل بعدد صحيح درجة الحرارة = قيمة التسجيل * 0.5 |
| تحذير من ارتفاع درجة حرارة اللوحة | 0×104 | 32 | RW | [31:0] | 32'h00000000 | تمب411(U65)
تم توقيع قيمة التسجيل بشكل صحيح |
| الحد الأقصى = قيمة التسجيل
* 0.5 |
||||||
| ارتفاع درجة حرارة اللوحة قاتلة | 0×108 | 32 | RW | [31:0] | 32'h00000000 | تمب411(U65)
تم توقيع قيمة التسجيل بشكل صحيح |
| حرجة عالية = قيمة التسجيل
* 0.5 |
||||||
| درجة الحرارة الأساسية FPGA | 0×110 | 32 | RO | [31:0] | 32'h00000000 | تمب411(U65)
تم توقيع قيمة التسجيل بشكل صحيح |
| درجة الحرارة = تسجيل القيمة
* 0.5 |
||||||
| يموت FPGA
تحذير من ارتفاع درجات الحرارة |
0×114 | 32 | RW | [31:0] | 32'h00000000 | تمب411(U65)
تم توقيع قيمة التسجيل بشكل صحيح |
| الحد الأقصى = قيمة التسجيل
* 0.5 |
||||||
| تابع… | ||||||
| يسجل | الإزاحة | عرض | وصول | مجال | القيمة الافتراضية | وصف |
| FPGA المجلد الأساسيtage | 0x13C | 32 | RO | [31:0] | 32'h00000000 | LTC3884(U44)
المجلدtage(mV) = قيمة التسجيل |
| التيار الأساسي FPGA | 0×140 | 32 | RO | [31:0] | 32'h00000000 | LTC3884(U44)
الحالي (مللي أمبير) = قيمة التسجيل |
| 12 فولت لوحة الكترونية معززة المجلدtage | 0×144 | 32 | RO | [31:0] | 32'h00000000 | المجلدtage(mV) = قيمة التسجيل |
| 12 فولت لوحة الكترونية معززة الحالية | 0×148 | 32 | RO | [31:0] | 32'h00000000 | الحالي (مللي أمبير) = قيمة التسجيل |
| 1.2 فولت المجلدtage | 0x14C | 32 | RO | [31:0] | 32'h00000000 | المجلدtage(mV) = قيمة التسجيل |
| 12 فولت أوكس المجلدtage | 0×150 | 32 | RO | [31:0] | 32'h00000000 | المجلدtage(mV) = قيمة التسجيل |
| تيار إضافي 12 فولت | 0×154 | 32 | RO | [31:0] | 32'h00000000 | الحالي (مللي أمبير) = قيمة التسجيل |
| 1.8 فولت المجلدtage | 0×158 | 32 | RO | [31:0] | 32'h00000000 | المجلدtage(mV) = قيمة التسجيل |
| 3.3 فولت المجلدtage | 0x15C | 32 | RO | [31:0] | 32'h00000000 | المجلدtage(mV) = قيمة التسجيل |
| قوة المجلس | 0×160 | 32 | RO | [31:0] | 32'h00000000 | الطاقة (mW) = قيمة التسجيل |
| PKVL درجة الحرارة الأساسية | 0×168 | 32 | RO | [31:0] | 32'h00000000 | PKVL1 (U18A)
تم توقيع قيمة التسجيل بشكل صحيح درجة الحرارة = تسجيل القيمة * 0.5 |
| PKVL درجة حرارة سيرديس | 0x16C | 32 | RO | [31:0] | 32'h00000000 | PKVL1 (U18A)
تم توقيع قيمة التسجيل بشكل صحيح درجة الحرارة = تسجيل القيمة * 0.5 |
| PKVL B درجة الحرارة الأساسية | 0×170 | 32 | RO | [31:0] | 32'h00000000 | PKVL2 (U23A)
تم توقيع قيمة التسجيل بشكل صحيح درجة الحرارة = تسجيل القيمة * 0.5 |
| درجة حرارة PKVL B سيرديس | 0×174 | 32 | RO | [31:0] | 32'h00000000 | PKVL2 (U23A)
تم توقيع قيمة التسجيل بشكل صحيح درجة الحرارة = تسجيل القيمة * 0.5 |
يتم الحصول على قيم QSFP من خلال قراءة وحدة QSFP والإبلاغ عن قيم القراءة في السجل المناسب. إذا كانت وحدة QSFP لا تدعم مراقبة التشخيص الرقمي أو إذا لم يتم تثبيت وحدة QSFP، فتجاهل القيم المقروءة من سجلات QSFP. استخدم أداة واجهة إدارة النظام الأساسي الذكي (IPMI) لقراءة بيانات القياس عن بعد من خلال ناقل I2C.
أمر I2C لقراءة درجات حرارة اللوحة على العنوان 0x100:
في الأمر أدناه:
- 0x20 هو عنوان الناقل الرئيسي I2C لخادمك والذي يمكنه الوصول إلى فتحات PCIe مباشرة. يختلف هذا العنوان باختلاف الخادم. يرجى الرجوع إلى ورقة بيانات الخادم الخاص بك للحصول على عنوان I2C الصحيح لخادمك.
- 0xBC هو عنوان I2C التابع لـ Intel MAX 10 BMC.
- 4 هو عدد بايتات البيانات المقروءة
- 0x01 0x00 هو عنوان التسجيل لدرجة حرارة اللوحة الموضح في الجدول.
يأمر:
حافلة ipmitool i2c=0x20 0xBC 4 0x01 0x00
الإخراج:
01110010 00000000 00000000 00000000
قيمة الإخراج بالنظام الست عشري هي: 0x72000000 0x72 هي 114 بالنظام العشري. لحساب درجة الحرارة بالمئوية اضرب في 0.5: 114 × 0.5 = 57 درجة مئوية
ملحوظة:
لا تدعم كافة الخوادم وصول ناقل I2C مباشرة إلى فتحات PCIe. يرجى التحقق من ورقة بيانات الخادم الخاص بك للحصول على معلومات الدعم وعنوان ناقل I2C.
تنسيق بيانات إيبروم
يحدد هذا القسم تنسيق البيانات لكل من عنوان MAC EEPROM وFRUID EEPROM والذي يمكن الوصول إليه بواسطة المضيف وFPGA على التوالي.
ماك إيبروم
في وقت التصنيع، تقوم Intel ببرمجة عنوان MAC EEPROM باستخدام عناوين MAC الخاصة بوحدة تحكم Intel Ethernet XL710-BM2. يصل Intel MAX 10 إلى العناوين الموجودة في عنوان MAC EEPROM من خلال ناقل I2C. اكتشف عنوان MAC باستخدام الأمر التالي: $ sudo fpga mac
يحتوي عنوان MAC EEPROM فقط على عنوان MAC المبدئي المكون من 6 بايت عند العنوان 0x00h متبوعًا بعدد عناوين MAC البالغ 08. تتم طباعة عنوان MAC المبدئي أيضًا على ملصق الملصق الموجود على الجانب الخلفي من لوحة الدوائر المطبوعة (PCB). يوفر برنامج تشغيل OPAE عقد sysfs للحصول على عنوان MAC للبدء من الموقع التالي: /sys/class/fpga/intel-fpga-dev.*/intel-fpga-fme.*/spi Altera.*.auto/spi_master/ spi */spi*/mac_address بدء عنوان MAC على سبيل المثالample: 644C360F4430 يحصل برنامج تشغيل OPAE على العدد من الموقع التالي: /sys/class/fpga/ intel-fpga-dev.*/intel-fpga-fme.*/spi-altera.*.auto/spi_master/ spi*/ spi*/mac_count عدد MAC على سبيل المثالample: 08 من عنوان MAC البداية، يتم الحصول على عناوين MAC السبعة المتبقية عن طريق زيادة البايت الأقل أهمية (LSB) لعنوان MAC البداية بشكل تسلسلي بعدد واحد لكل عنوان MAC لاحق. عنوان MAC اللاحق على سبيل المثالampعلى:
- 644C360F4431
- 644C360F4432
- 644C360F4433
- 644C360F4434
- 644C360F4435
- 644C360F4436
- 644C360F4437
ملحوظة: إذا كنت تستخدم ES Intel FPGA PAC N3000، فقد لا تتم برمجة MAC EEPROM. إذا لم تتم برمجة MAC EEPROM، فسيتم إرجاع عنوان MAC الأول الذي تم قراءته كـ FFFFFFFFFFFF.
تعريف الوحدة القابلة للاستبدال الميداني (FRUID) الوصول إلى EEPROM
يمكنك فقط قراءة تعريف الوحدة القابلة للاستبدال (FRUID) EEPROM (0xA0) من المضيف BMC من خلال SMBus. يعتمد الهيكل الموجود في FRUID EEPROM على مواصفات IPMI، تعريف تخزين معلومات إدارة النظام الأساسي FRU، الإصدار 1.3، 24 مارس 2015، والذي يُشتق منه هيكل معلومات اللوحة. يتبع FRUID EEPROM تنسيق الرأس المشترك مع منطقة اللوحة ومنطقة معلومات المنتج. ارجع إلى الجدول أدناه لمعرفة الحقول الموجودة في الرأس المشترك التي تنطبق على FRUID EEPROM.
الرأس المشترك لـ FRUID EEPROM
جميع الحقول في الرأس المشترك إلزامية.
| طول الحقل بالبايت | حقل الوصف | قيمة إيبروم فرويد |
|
1 |
إصدار تنسيق الرأس العام 7:4 - محجوز، يكتب كـ 0000b
3:0 - رقم إصدار التنسيق = 1 ساعة لهذه المواصفات |
01h (تعيين كـ 00000001b) |
|
1 |
إزاحة بداية منطقة الاستخدام الداخلي (بمضاعفات 8 بايت).
يشير 00h إلى أن هذه المنطقة غير موجودة. |
00h (غير موجود) |
|
1 |
إزاحة بدء منطقة معلومات الهيكل (بمضاعفات 8 بايت).
يشير 00h إلى أن هذه المنطقة غير موجودة. |
00h (غير موجود) |
|
1 |
إزاحة بداية منطقة اللوحة (بمضاعفات 8 بايت).
يشير 00h إلى أن هذه المنطقة غير موجودة. |
01 ساعة |
|
1 |
إزاحة البداية لمنطقة معلومات المنتج (بمضاعفات 8 بايت).
يشير 00h إلى أن هذه المنطقة غير موجودة. |
0CH |
|
1 |
إزاحة بدء منطقة التسجيل المتعدد (بمضاعفات 8 بايت).
يشير 00h إلى أن هذه المنطقة غير موجودة. |
00h (غير موجود) |
| 1 | PAD، اكتب 00h | 00 ساعة |
|
1 |
المجموع الاختباري للرأس المشترك (المجموع الاختباري صفر) |
F2H |
يتم وضع بايتات الرأس المشتركة من العنوان الأول لـ EEPROM. يبدو التخطيط كما في الشكل أدناه.
FRUID EEPROM مخطط كتلة تخطيط الذاكرة
منطقة لوحة FRUID EEPROM
| طول الحقل بالبايت | حقل الوصف | قيم المجال | ترميز المجال |
| 1 | إصدار تنسيق منطقة اللوحة 7:4 - محجوز، اكتب كـ 0000b 3:0 - رقم إصدار التنسيق | 0×01 | اضبط على ساعة واحدة (1 0000b) |
| 1 | طول مساحة اللوحة (مضاعفات 8 بايت) | 0x0B | 88 بايت (تتضمن لوحتين 2 بايت) |
| 1 | رمز اللغة | 0×00 | اضبط على 0 للغة الإنجليزية
ملحوظة: لا توجد لغات أخرى مدعومة في هذا الوقت |
| 3 | التاريخ/الوقت: عدد الدقائق من 0:00 ساعة 1/1/96.
البايت الأقل أهمية أولاً (endian الصغير) 00_00_00h = غير محدد (المجال الديناميكي) |
0×10
0×65 0xB7 |
فارق التوقيت بين 12:00 صباحًا 1/1/96 إلى 12 مساءً
11/07/2018 هو 12018960 الدقائق = b76510h - مخزنة بتنسيق endian صغير |
| 1 | نوع/طول اللوحة المصنعة للوحة | 0xD2 | 8 بت ASCII + LATIN1 مشفر 7:6 – 11ب
5:0 – 010010b (18 بايت من البيانات) |
| P | بايت الشركة المصنعة للوحة | 0×49
0x6E 0×74 0×65 0x6C 0xAE |
8 بت ASCII + LATIN1 مشفرة Intel® Corporation |
| تابع… | |||
| طول الحقل بالبايت | حقل الوصف | قيم المجال | ترميز المجال |
| 0×20
0×43 0x6F 0×72 0×70 0x6F 0×72 0×61 0×74 0×69 0x6F 0x6E |
|||
| 1 | نوع اسم منتج اللوحة/طول البايت | 0xD5 | 8 بت ASCII + LATIN1 مشفر 7:6 – 11ب
5:0 – 010101b (21 بايت من البيانات) |
| Q | بايت اسم منتج اللوحة | 0X49
0X6E 0X74 0X65 0X6C 0XAE 0X20 0X46 0X50 0X47 0X41 0X20 0X50 0X41 0X43 0X20 0X4E 0X33 0X30 0X30 0X30 |
8 بت ASCII + LATIN1 مشفر Intel FPGA PAC N3000 |
| 1 | نوع الرقم التسلسلي للوحة/طول البايت | 0xCC | 8 بت ASCII + LATIN1 مشفر 7:6 – 11ب
5:0 – 001100b (12 بايت من البيانات) |
| N | بايتات الرقم التسلسلي للوحة (المجال الديناميكي) | 0×30
0×30 0×30 0×30 0×30 0×30 0×30 0×30 |
8 بت ASCII + LATIN1 مشفرة
أول 1 أرقام سداسية عشرية هي OUI: 6 الأرقام الستة السداسية الثانية هي عنوان MAC: 2 |
| تابع… | |||
| طول الحقل بالبايت | حقل الوصف | قيم المجال | ترميز المجال |
| 0×30
0×30 0×30 0×30 |
ملحوظة: يتم ترميز هذا كمثالample ويحتاج إلى تعديل في جهاز فعلي
أول 1 أرقام سداسية هي OUI: 6C644 الأرقام الستة السداسية الثانية هي عنوان MAC: 2AB6E ملحوظة: لتحديد لا FRUID المبرمج، قم بتعيين عنوان OUI وMAC على "0000". |
||
| 1 | نوع رقم جزء اللوحة/طول البايت | 0xCE | 8 بت ASCII + LATIN1 مشفر 7:6 – 11ب
5:0 – 001110b (14 بايت من البيانات) |
| M | بايت رقم جزء اللوحة | 0x4B
0×38 0×32 0×34 0×31 0×37 0×20 0×30 0×30 0×32 0×20 0×20 0×20 0×20 |
8 بت ASCII + LATIN1 مشفر بمعرف BOM.
بالنسبة لطول 14 بايت، رقم جزء اللوحة المشفرة على سبيل المثالampلو هو K82417-002 ملحوظة: يتم ترميز هذا كمثالample ويحتاج إلى تعديل في جهاز فعلي. تختلف قيمة الحقل هذه باختلاف رقم PBA للوحة. تمت إزالة مراجعة PBA في FRUID. تعود هذه البايتات الأربعة الأخيرة فارغة ويتم حجزها للاستخدام المستقبلي. |
| 1 | MRS. File نوع المعرف/طول البايت | 0×00 | 8 بت ASCII + LATIN1 مشفر 7:6 – 00ب
5:0 – 000000b (0 بايت من البيانات) فرو File لم يتم تضمين حقل بايتات المعرف الذي يجب أن يتبع ذلك لأن الحقل سيكون "خاليًا". ملحوظة: MRS. File بايت معرف. فرو File حقل الإصدار هو حقل محدد مسبقًا يتم توفيره كوسيلة مساعدة في التصنيع للتحقق من file التي تم استخدامها أثناء التصنيع أو التحديث الميداني لتحميل معلومات FRU. المحتوى خاص بالشركة المصنعة. يتم توفير هذا الحقل أيضًا في منطقة معلومات اللوحة. قد يكون أحد الحقلين أو كليهما "فارغًا". |
| 1 | بايت نوع/طول MMID | 0xC6 | 8 بت ASCII + LATIN1 مشفرة |
| تابع… | |||
| طول الحقل بالبايت | حقل الوصف | قيم المجال | ترميز المجال |
| ٧: ٦ - ١١ ب
5:0 – 000110b (6 بايت من البيانات) ملحوظة: يتم ترميز هذا كمثالample ويحتاج إلى تعديل في جهاز فعلي |
|||
| M | MMID بايت | 0×39
0×39 0×39 0×44 0×58 0×46 |
تم تنسيقه على هيئة 6 أرقام سداسية عشرية. محددة السابقينampلو في الخلية بجانب Intel FPGA PAC N3000 MMID = 999DXF.
تختلف قيمة الحقل هذه باختلاف حقول SKU المختلفة مثل MMID وOPN وPBN وما إلى ذلك. |
| 1 | C1h (يتم تشفير بايت النوع/الطول للإشارة إلى عدم وجود المزيد من حقول المعلومات). | 0xC1 | |
| Y | 00h – أي مساحة متبقية غير مستخدمة | 0×00 | |
| 1 | المجموع الاختباري لمنطقة اللوحة (المجموع الاختباري صفر) | 0xB9 | ملحوظة: المجموع الاختباري في هذا الجدول هو مجموع اختباري صفري محسوب للقيم المستخدمة في الجدول. يجب إعادة حسابها للقيم الفعلية لـ Intel FPGA PAC N3000. |
| طول الحقل بالبايت | حقل الوصف | قيم المجال | ترميز المجال |
| 1 | إصدار تنسيق منطقة المنتج 7:4 - محجوز، اكتب كـ 0000b
3:0 - رقم إصدار التنسيق = 1 ساعة لهذه المواصفات |
0×01 | اضبط على ساعة واحدة (1 0000b) |
| 1 | طول مساحة المنتج (مضاعفات 8 بايت) | 0 × 0 أمبير | إجمالي 80 بايت |
| 1 | رمز اللغة | 0×00 | اضبط على 0 للغة الإنجليزية
ملحوظة: لا توجد لغات أخرى مدعومة في هذا الوقت |
| 1 | اسم الشركة المصنعة، النوع/طول البايت | 0xD2 | 8 بت ASCII + LATIN1 مشفر 7:6 – 11ب
5:0 – 010010b (18 بايت من البيانات) |
| N | بايت اسم الشركة المصنعة | 0×49
0x6E 0×74 0×65 0x6C 0xAE 0×20 0×43 0x6F |
8 بت ASCII + LATIN1 مشفرة لشركة Intel |
| تابع… | |||
| طول الحقل بالبايت | حقل الوصف | قيم المجال | ترميز المجال |
| 0×72
0×70 0x6F 0×72 0×61 0×74 0×69 0x6F 0x6E |
|||
| 1 | نوع اسم المنتج/طول البايت | 0xD5 | 8 بت ASCII + LATIN1 مشفر 7:6 – 11ب
5:0 – 010101b (21 بايت من البيانات) |
| M | بايت اسم المنتج | 0×49
0x6E 0×74 0×65 0x6C 0xAE 0×20 0×46 0×50 0×47 0×41 0×20 0×50 0×41 0×43 0×20 0x4E 0×33 0×30 0×30 0×30 |
8 بت ASCII + LATIN1 مشفر Intel FPGA PAC N3000 |
| 1 | جزء المنتج/رقم الطراز، النوع/بايت الطول | 0xCE | 8 بت ASCII + LATIN1 مشفر 7:6 – 11ب
5:0 – 001110b (14 بايت من البيانات) |
| O | بايت جزء المنتج/رقم الطراز | 0×42
0×44 0x2د 0x4E 0×56 0×56 0x2د 0x4E 0×33 0×30 0×30 0×30 0x2د 0×31 |
8 بت ASCII + LATIN1 مشفرة
OPN للوحة BD-NVV- N3000-1 تختلف قيمة الحقل هذه باختلاف شبكات Intel FPGA PAC N3000 OPNs. |
| تابع… | |||
| طول الحقل بالبايت | حقل الوصف | قيم المجال | ترميز المجال |
| 1 | نوع إصدار المنتج/طول البايت | 0×01 | ثنائي 8 بت 7:6 – 00ب
5:0 – 000001b (1 بايت من البيانات) |
| R | بايت إصدار المنتج | 0×00 | يتم ترميز هذا الحقل كأحد أفراد العائلة |
| 1 | الرقم التسلسلي للمنتج نوع/طول البايت | 0xCC | 8 بت ASCII + LATIN1 مشفر 7:6 – 11ب
5:0 – 001100b (12 بايت من البيانات) |
| P | بايتات الرقم التسلسلي للمنتج (حقل ديناميكي) | 0×30
0×30 0×30 0×30 0×30 0×30 0×30 0×30 0×30 0×30 0×30 0×30 |
8 بت ASCII + LATIN1 مشفرة
أول 1 أرقام سداسية عشرية هي OUI: 6 الأرقام الستة السداسية الثانية هي عنوان MAC: 2 ملحوظة: يتم ترميز هذا كمثالample ويحتاج إلى تعديل في جهاز فعلي. أول 1 أرقام سداسية هي OUI: 6C644 الأرقام الستة السداسية الثانية هي عنوان MAC: 2AB6E ملحوظة: لتحديد لا FRUID المبرمج، قم بتعيين عنوان OUI وMAC على "0000". |
| 1 | أصل Tag بايت النوع/الطول | 0×01 | ثنائي 8 بت 7:6 – 00ب
5:0 – 000001b (1 بايت من البيانات) |
| Q | أصل Tag | 0×00 | غير مدعوم |
| 1 | MRS. File نوع المعرف/طول البايت | 0×00 | 8 بت ASCII + LATIN1 مشفر 7:6 – 00ب
5:0 – 000000b (0 بايت من البيانات) فرو File لم يتم تضمين حقل بايتات المعرف الذي يجب أن يتبع ذلك لأن الحقل سيكون "خاليًا". |
| تابع… | |||
| طول الحقل بالبايت | حقل الوصف | قيم المجال | ترميز المجال |
| ملحوظة: MRS. file بايت معرف.
فرو File حقل الإصدار هو حقل محدد مسبقًا يتم توفيره كوسيلة مساعدة في التصنيع للتحقق من file التي تم استخدامها أثناء التصنيع أو التحديث الميداني لتحميل معلومات FRU. المحتوى خاص بالشركة المصنعة. يتم توفير هذا الحقل أيضًا في منطقة معلومات اللوحة. قد يكون أحد الحقلين أو كليهما "فارغًا". |
|||
| 1 | C1h (يتم تشفير بايت النوع/الطول للإشارة إلى عدم وجود المزيد من حقول المعلومات). | 0xC1 | |
| Y | 00h – أي مساحة متبقية غير مستخدمة | 0×00 | |
| 1 | المجموع الاختباري لمنطقة معلومات المنتج (المجموع الاختباري صفر)
(المجال الديناميكي) |
0x9د | ملحوظة: المجموع الاختباري في هذا الجدول هو مجموع اختباري صفري محسوب للقيم المستخدمة في الجدول. يجب إعادة حسابها للقيم الفعلية لـ Intel FPGA PAC. |
دليل مستخدم وحدة التحكم في إدارة لوحة Intel® FPGA القابلة للبرمجة N3000
سجل المراجعة
سجل المراجعة لدليل مستخدم وحدة التحكم الإدارية للوحة Intel FPGA القابلة للبرمجة N3000
| نسخة الوثيقة | التغييرات |
| 2019.11.25 | إصدار الإنتاج الأولي. |
شركة إنتل. كل الحقوق محفوظة. تعد Intel وشعار Intel وعلامات Intel الأخرى علامات تجارية لشركة Intel Corporation أو الشركات التابعة لها. تضمن Intel أداء منتجات FPGA وأشباه الموصلات وفقًا للمواصفات الحالية وفقًا لضمان Intel القياسي ، ولكنها تحتفظ بالحق في إجراء تغييرات على أي منتجات وخدمات في أي وقت دون إشعار. لا تتحمل Intel أي مسؤولية أو التزام ناشئ عن التطبيق أو استخدام أي معلومات أو منتج أو خدمة موصوفة هنا باستثناء ما تم الاتفاق عليه صراحةً كتابةً من قبل Intel. يُنصح عملاء Intel بالحصول على أحدث إصدار من مواصفات الجهاز قبل الاعتماد على أي معلومات منشورة وقبل تقديم طلبات المنتجات أو الخدمات.
*قد يتم المطالبة بأسماء وعلامات تجارية أخرى باعتبارها ملكًا للآخرين.
المستندات / الموارد
 |
إنتل FPGA بطاقة تسريع قابلة للبرمجة N3000 وحدة تحكم إدارة اللوحة [بي دي اف] دليل المستخدم بطاقة تسريع قابلة للبرمجة FPGA لوحة N3000، وحدة تحكم إدارية، FPGA، بطاقة تسريع قابلة للبرمجة لوحة N3000، وحدة تحكم إدارية، وحدة تحكم إدارية للوحة N3000، وحدة تحكم إدارية |
