Intel FPGA Controlador de gestió de la targeta d'acceleració programable N3000

Introducció a la targeta d'acceleració programable Intel FPGA N3000 BMC

Sobre aquest document

Consulteu la Guia d'usuari de la gestió de la targeta d'acceleració programable Intel FPGA N3000 per obtenir més informació sobre les funcions i les característiques de l'Intel® MAX® 10 BMC i per entendre com llegir dades de telemetria a l'Intel FPGA PAC N3000 mitjançant PLDM sobre MCTP SMBus i I2C SMBus . S'inclou una introducció a l'arrel de confiança (RoT) d'Intel MAX 10 i una actualització segura del sistema remot.

Acabatview
L'Intel MAX 10 BMC és responsable de controlar, supervisar i concedir accés a les funcions de la placa. L'Intel MAX 10 BMC es connecta amb sensors integrats, l'FPGA i el flaix, i gestiona les seqüències d'encesa/apagada, la configuració de FPGA i la consulta de dades de telemetria. Podeu comunicar-vos amb el BMC mitjançant el protocol PLDM (Platform Level Data Model) versió 1.1.1. El microprogramari BMC es pot actualitzar sobre el camp mitjançant PCIe mitjançant la funció d'actualització del sistema remot.

Característiques de BMC

• Actua com a Root of Trust (RoT) i habilita les funcions d'actualització segura de l'Intel FPGA PAC N3000.
• Controla les actualitzacions de microprogramari i FPGA a través de PCIe.
• Gestiona la configuració FPGA.
• Configura la configuració de xarxa per al dispositiu de retemporitzador Ethernet C827.
• Controls Seqüenciació d'encesa i apagada i detecció de fallades amb protecció d'apagada automàtica.
• Controla l'alimentació i reinicia el tauler.
• Interfícies amb sensors, flaix FPGA i QSFP.
• Controla les dades de telemetria (temperatura de la placa, voltage i actual) i proporciona una acció protectora quan les lectures estan fora del llindar crític.
  • Informa de dades de telemetria per allotjar BMC mitjançant el model de dades a nivell de plataforma (PLDM) a través de MCTP SMBus o I2C.
  • Admet PLDM sobre MCTP SMBus mitjançant PCIe SMBus. 0xCE és una adreça esclau de 8 bits.
  • Suporta I2C SMBus. 0xBC és l'adreça esclau de 8 bits.
• Accedeix a les adreces MAC d'Ethernet a l'EEPROM i a l'EEPROM d'identificació d'unitats reemplaçables de camp (FRUID).

Intel Corporation. Tots els drets reservats. Intel, el logotip d'Intel i altres marques d'Intel són marques comercials d'Intel Corporation o de les seves filials. Intel garanteix el rendiment dels seus productes FPGA i semiconductors amb les especificacions actuals d'acord amb la garantia estàndard d'Intel, però es reserva el dret de fer canvis a qualsevol producte i servei en qualsevol moment sense previ avís. Intel no assumeix cap responsabilitat derivada de l'aplicació o l'ús de qualsevol informació, producte o servei descrit aquí, tret que Intel ho acordi expressament per escrit. Es recomana als clients d'Intel que obtinguin la darrera versió de les especificacions del dispositiu abans de confiar en qualsevol informació publicada i abans de fer comandes de productes o serveis. * Altres noms i marques es poden reclamar com a propietat d'altres.

Diagrama de blocs d'alt nivell BMC

Arrel de confiança (RoT)
L'Intel MAX 10 BMC actua com a Root of Trust (RoT) i permet la funció d'actualització segura del sistema remot de l'Intel FPGA PAC N3000. El RoT inclou funcions que poden ajudar a prevenir el següent:

• Càrrega o execució de codis o dissenys no autoritzats
• Operacions disruptives intentades per programari sense privilegis, programari amb privilegis o el BMC amfitrió
• Execució no desitjada de codi o dissenys més antics amb errors o vulnerabilitats coneguts en permetre que el BMC revoqui l'autorització

Guia d'usuari del controlador de gestió de la placa Intel® FPGA programable d'acceleració N3000

L'Intel FPGA PAC N3000 BMC també fa complir altres polítiques de seguretat relacionades amb l'accés a través de diverses interfícies, a més de protegir el flaix a bord mitjançant la limitació de la velocitat d'escriptura. Consulteu la Guia d'usuari de seguretat de la targeta d'acceleració programable Intel FPGA N3000 per obtenir informació sobre RoT i les característiques de seguretat de l'Intel FPGA PAC N3000.

Informació relacionada
Guia d'usuari de seguretat de la targeta d'acceleració programable Intel FPGA N3000

Actualització segura del sistema remot
El BMC admet Secure RSU per al microprogramari Intel MAX 10 BMC Nios® i la imatge RTL i les actualitzacions d'imatges Intel Arria® 10 FPGA amb comprovacions d'autenticació i integritat. El microprogramari Nios s'encarrega d'autenticar la imatge durant el procés d'actualització. Les actualitzacions s'envien a la interfície PCIe a l'Intel Arria 10 GT FPGA, que al seu torn l'escriu sobre el mestre Intel Arria 10 FPGA SPI a l'esclau Intel MAX 10 FPGA SPI. Una àrea de flash temporal anomenada stagL'àrea d'ing emmagatzema qualsevol tipus de flux de bits d'autenticació mitjançant la interfície SPI. El disseny BMC RoT conté el mòdul criptogràfic que implementa la funció de verificació hash SHA2 de 256 bits i la funció de verificació de signatura ECDSA 256 P 256 per autenticar les claus i la imatge de l'usuari. El firmware de Nios utilitza el mòdul criptogràfic per autenticar la imatge signada de l'usuari al stagzona d'ing. Si l'autenticació passa, el microprogramari Nios copia la imatge de l'usuari a l'àrea flash de l'usuari. Si l'autenticació falla, el microprogramari Nios informa d'un error. Consulteu la Guia d'usuari de seguretat de la targeta d'acceleració programable Intel FPGA N3000 per obtenir informació sobre RoT i les característiques de seguretat de l'Intel FPGA PAC N3000.

Informació relacionada
Guia d'usuari de seguretat de la targeta d'acceleració programable Intel FPGA N3000

Gestió de la seqüència de potència
La màquina d'estat del seqüenciador de potència BMC gestiona les seqüències d'encesa i apagat d'Intel FPGA PAC N3000 per a casos de cantonada durant el procés d'encesa o el funcionament normal. El flux d'engegada d'Intel MAX 10 cobreix tot el procés, inclòs l'arrencada d'Intel MAX 10, l'arrencada de Nios i la gestió de la seqüència d'alimentació per a la configuració de FPGA. L'amfitrió ha de comprovar les versions de compilació tant de l'Intel MAX 10 com de l'FPGA, així com l'estat de Nios després de cada cicle d'engegada, i prendre les accions corresponents en cas que l'Intel FPGA PAC N3000 trobi en casos de cantonada com un Intel MAX 10 o Falla de càrrega de construcció de fàbrica FPGA o fallada d'arrencada de Nios. El BMC protegeix l'Intel FPGA PAC N3000 apagant l'alimentació a la targeta en les condicions següents:

• Alimentació auxiliar de 12 V o PCIe voltage està per sota de 10.46 V
• La temperatura del nucli FPGA arriba als 100 °C
• La temperatura del tauler arriba als 85 °C

Monitorització de la placa mitjançant sensors
Els monitors Intel MAX 10 BMC voltage, corrent i temperatura de diversos components de l'Intel FPGA PAC N3000. Host BMC pot accedir a les dades de telemetria mitjançant PCIe SMBus. El PCIe SMBus entre l'amfitrió BMC i l'Intel FPGA PAC N3000 Intel MAX 10 BMC el comparteixen tant el punt final PLDM sobre MCTP SMBus com l'esclau I2C estàndard a la interfície Avalon-MM (només de lectura).

Monitorització de la placa mitjançant PLDM sobre MCTP SMBus

El BMC de l'Intel FPGA PAC N3000 es comunica amb un servidor BMC a través del PCIe* SMBus. El controlador MCTP admet el model de dades a nivell de plataforma (PLDM) sobre la pila de protocol de transport de components de gestió (MCTP). L'adreça de l'esclau del punt final MCTP és 0xCE per defecte. Es pot reprogramar a la secció corresponent de flaix FPGA Quad SPI extern a través d'una forma dins de banda si és necessari. L'Intel FPGA PAC N3000 BMC admet un subconjunt d'ordres PLDM i MCTP per permetre que un servidor BMC obtingui dades del sensor com ara vol.tage, corrent i temperatura.

Nota: 
S'admet el model de dades a nivell de plataforma (PLDM) sobre el punt final SMBus MCTP. No s'admet PLDM sobre MCTP mitjançant PCIe natiu. Categoria de dispositiu SMBus: el dispositiu "Fixat no detectable" és compatible de manera predeterminada, però les quatre categories de dispositius són compatibles i es poden reconfigurar en camp. ACK-Poll és compatible

• Compatible amb l'adreça esclau predeterminada de SMBus 0xCE.
• Admet amb una adreça esclau fixa o assignada.

El BMC admet la versió 1.3.0 de l'especificació base del protocol de transport de components de gestió (MCTP) (especificació DTMF DSP0236), la versió 1.1.1 de l'estàndard PLDM for Platform Monitoring and Control (especificació DTMF DSP0248) i la versió 1.0.0 del PLDM per al control i descobriment de missatges (especificació DTMF DSP0240).

Informació relacionada
Especificacions del grup de treball de gestió distribuïda (DMTF) Per enllaçar a especificacions específiques de DMTF

Velocitat de la interfície SMBus

La implementació Intel FPGA PAC N3000 admet transaccions SMBus a 100 KHz de manera predeterminada.

Suport de paquetització MCTP

Definicions MCTP

• El cos del missatge representa la càrrega útil d'un missatge MCTP. El cos del missatge pot abastar diversos paquets MCTP.
• La càrrega útil del paquet MCTP fa referència a la part del cos del missatge d'un missatge MCTP que es transporta en un sol paquet MCTP.
• La unitat de transmissió fa referència a la mida de la part de la càrrega útil del paquet MCTP.

Mida de la unitat de transmissió

• La mida de la unitat de transmissió de referència (unitat de transmissió mínima) per a MCTP és de 64 bytes.
• Tots els missatges de control MCTP han de tenir una càrrega útil de paquets que no sigui més gran que la unitat de transmissió de línia de base sense negociació. (El mecanisme de negociació per a unitats de transmissió més grans entre punts finals és específic del tipus de missatge i no es tracta a l'especificació de la base MCTP)
• Qualsevol missatge MCTP la mida del cos del missatge sigui superior a 64 bytes s'ha de dividir en diversos paquets per a la transmissió d'un sol missatge.

Camps de paquets MCTP

Camps genèrics de paquet/missatge

Conjunts d'ordres compatibles

Ordres MCTP compatibles

• Obteniu assistència per a la versió MCTP
  • Informació de la versió de les especificacions base
  • Informació de la versió del protocol de control
  • Versió PLDM sobre MCTP
• Estableix l'identificador del punt final
• Obteniu l'identificador del punt final
• Obteniu l'UUID del punt final
• Obteniu suport de tipus de missatge
• Obteniu assistència per missatges definits pel proveïdor

Nota: 
Per a l'ordre Get Vendor Defined Message Support, el BMC respon amb el codi de finalització ERROR_INVALID_DATA(0x02).

Ordres d'especificació base PLDM compatibles

• SetTID
• GetTID
• GetPLDMVersion
• GetPLDMypes
• GetPLDMCommands

PLDM compatible per a comandaments d'especificació de control i monitorització de plataforma

• SetTID
• GetTID
• GetSensorReading
• GetSensor Thresholds
• SetSensor Thresholds
• GetPDRRepositoryInfo
• GetPDR

Nota: 
El nucli BMC Nios II sondeja diferents dades de telemetria cada 1 mil·lisegon, i la durada de l'enquesta triga uns 500 ~ 800 mil·lisegons, per tant, el missatge de resposta en comparació amb un missatge de sol·licitud corresponent de l'ordre GetSensorReading o GetSensorThresholds s'actualitza en conseqüència cada 500 ~ 800 mil·lisegons.

Nota: 
GetStateSensorReadings no és compatible.

Topologia i jerarquia PLDM

Registres de descriptors de plataforma definits
L'Intel FPGA PAC N3000 utilitza 20 registres de descriptors de plataforma (PDR). Intel MAX 10 BMC només admet PDR consolidats on els PDR no s'afegiran ni s'eliminaran de forma dinàmica quan QSFP estigui connectat i desconnectat. Quan estigui desconnectat, l'estat de funcionament del sensor simplement s'informarà com a no disponible.

Noms dels sensors i mànec de registre
A tots els PDR se'ls assigna un valor numèric opac anomenat Registre Handle. Aquest valor s'utilitza per accedir a PDR individuals dins del dipòsit PDR mitjançant GetPDR (especificació DTMF DSP0248). La taula següent és una llista consolidada de sensors supervisats a Intel FPGA PAC N3000.

Noms dels sensors PDR i maneig de registre

Funció	Nom del sensor	Informació del sensor	PLDM
		Font de lectura del sensor (component)	PDR Mànec de registre	Llindars en PDR	Canvis de llindar permès mitjançant PLDM
Potència total d'entrada Intel FPGA PAC	Poder de la Junta	Calcula a partir dels dits PCIe 12V actual i voltage	1	0	No
Dits PCIe corrent de 12 V	Corrent de la placa posterior de 12 V	PAC1932 SENTIT1	2	0	No
Dits PCIe 12 V Voltage	12 V Backplane Voltage	PAC1932 SENTIT1	3	0	No
1.2 V Rail Voltage	1.2 V Voltage	MAX10 ADC	4	0	No
1.8 V Rail Voltage	1.8 V Voltage	MÀXIM 10 ADC	6	0	No
3.3 V Rail Voltage	3.3 V Voltage	MÀXIM 10 ADC	8	0	No
FPGA Core Voltage	FPGA Core Voltage	LTC3884 (U44)	10	0	No
FPGA Core Current	FPGA Core Current	LTC3884 (U44)	11	0	No
Temperatura del nucli FPGA	Temperatura del nucli FPGA	Díode temp FPGA mitjançant TMP411	12	Avís superior: 90 Fatal superior: 100	Sí
Temperatura del tauler	Temperatura del tauler	TMP411 (U65)	13	Avís superior: 75 Fatal superior: 85	Sí
QSFP0 Voltage	QSFP0 Voltage	Mòdul QSFP extern (J4)	14	0	No
QSFP0 Temperatura	QSFP0 Temperatura	Mòdul QSFP extern (J4)	15	Advertència superior: valor establert pel proveïdor de QSFP Upper Fatal: valor establert pel proveïdor de QSFP	No
Corrent auxiliar PCIe de 12 V	12 V AUX	PAC1932 SENTIT2	24	0	No
PCIe Auxiliar 12V Voltage	12 V AUX Voltage	PAC1932 SENTIT2	25	0	No
QSFP1 Voltage	QSFP1 Voltage	Mòdul QSFP extern (J5)	37	0	No
QSFP1 Temperatura	QSFP1 Temperatura	Mòdul QSFP extern (J5)	38	Advertència superior: valor establert pel proveïdor de QSFP Upper Fatal: valor establert pel proveïdor de QSFP	No
PKVL A Temperatura central	PKVL A Temperatura central	Xip PKVL (88EC055) (U18A)	44	0	No
continuat…

Funció	Nom del sensor	Informació del sensor	PLDM
		Font de lectura del sensor (component)	PDR Mànec de registre	Llindars en PDR	Canvis de llindar permès mitjançant PLDM
PKVL A Serdes Temperatura	PKVL A Serdes Temperatura	Xip PKVL (88EC055) (U18A)	45	0	No
PKVL B Temperatura del nucli	PKVL B Temperatura del nucli	Xip PKVL (88EC055) (U23A)	46	0	No
PKVL B Temperatura Serdes	PKVL B Temperatura Serdes	Xip PKVL (88EC055) (U23A)	47	0	No

Nota: 
El proveïdor de QSFP estableix els valors d'advertència superior i fatal per a QSFP. Consulteu el full de dades del proveïdor per obtenir els valors. El BMC llegirà aquests valors de llindar i els informarà. fpgad és un servei que us pot ajudar a protegir el servidor de fallades quan el maquinari arriba a un llindar de sensor superior no recuperable o inferior no recuperable (també anomenat llindar fatal). fpgad és capaç de supervisar cadascun dels 20 sensors informats pel Controlador de Gestió de la Junta. Consulteu el tema Graceful Shutdown de la Guia d'usuari de la pila d'acceleració Intel: Targeta d'acceleració programable Intel FPGA N3000 per obtenir més informació.

Nota:
Els sistemes de servidor OEM qualificats haurien de proporcionar la refrigeració necessària per a les vostres càrregues de treball. Podeu obtenir els valors dels sensors executant la següent comanda OPAE com a root o sudo: $ sudo fpgainfo bmc

Informació relacionada
Guia d'usuari d'Intel Acceleration Stack: Targeta d'acceleració programable Intel FPGA N3000

Monitorització de la placa mitjançant I2C SMBus

L'esclau I2C estàndard a la interfície Avalon-MM (només de lectura) comparteix el SMBus PCIe entre el BMC amfitrió i l'Intel MAX 10 RoT. L'Intel FPGA PAC N3000 admet la interfície d'esclau I2C estàndard i l'adreça de l'esclau és 0xBC per defecte només per a l'accés fora de banda. El mode d'adreçament de bytes és el mode d'adreça de desplaçament de 2 bytes. Aquí teniu el mapa de memòria del registre de dades de telemetria que podeu utilitzar per accedir a la informació mitjançant les ordres I2C. La columna de descripció descriu com es poden processar més els valors del registre retornats per obtenir els valors reals. Les unitats poden ser Celsius (°C), mA, mV, mW depenent del sensor que llegiu.

Mapa de memòria del registre de dades de telemetria

Registra't	Offset	Amplada	Accés	Camp	Valor per defecte	Descripció
Temperatura del tauler	0 x 100	32	RO	[31:0]	32'00000000h	TMP411 (U65) El valor del registre té un nombre enter amb signe Temperatura = valor del registre * 0.5
Advertència de temperatura alta del tauler	0 x 104	32	RW	[31:0]	32'00000000h	TMP411 (U65) El valor del registre és un enter amb signe
						Límit alt = valor de registre * 0.5
Temperatura del tauler Alta Fatal	0 x 108	32	RW	[31:0]	32'00000000h	TMP411 (U65) El valor del registre és un enter amb signe
						Alt crític = valor de registre * 0.5
Temperatura del nucli FPGA	0 x 110	32	RO	[31:0]	32'00000000h	TMP411 (U65) El valor del registre és un enter amb signe
						Temperatura = valor de registre * 0.5
Die FPGA Avís de temperatura alta	0 x 114	32	RW	[31:0]	32'00000000h	TMP411 (U65) El valor del registre és un enter amb signe
						Límit alt = valor de registre * 0.5
continuat…

Registra't	Offset	Amplada	Accés	Camp	Valor per defecte	Descripció
FPGA Core Voltage	0x13C	32	RO	[31:0]	32'00000000h	LTC3884(U44) Voltage(mV) = valor de registre
FPGA Core Current	0 x 140	32	RO	[31:0]	32'00000000h	LTC3884(U44) Current(mA) = valor de registre
12v Backplane Voltage	0 x 144	32	RO	[31:0]	32'00000000h	Voltage(mV) = valor de registre
Corrent de la placa posterior de 12 V	0 x 148	32	RO	[31:0]	32'00000000h	Current(mA) = valor de registre
1.2 v Voltage	0x14C	32	RO	[31:0]	32'00000000h	Voltage(mV) = valor de registre
12v Aux Voltage	0 x 150	32	RO	[31:0]	32'00000000h	Voltage(mV) = valor de registre
Corrent auxiliar de 12 V	0 x 154	32	RO	[31:0]	32'00000000h	Current(mA) = valor de registre
1.8 v Voltage	0 x 158	32	RO	[31:0]	32'00000000h	Voltage(mV) = valor de registre
3.3 v Voltage	0x15C	32	RO	[31:0]	32'00000000h	Voltage(mV) = valor de registre
Poder de la Junta	0 x 160	32	RO	[31:0]	32'00000000h	Potència (mW) = valor de registre
PKVL A Temperatura central	0 x 168	32	RO	[31:0]	32'00000000h	PKVL1 (U18A) El valor del registre és un enter amb signe Temperatura = valor de registre * 0.5
PKVL A Serdes Temperatura	0x16C	32	RO	[31:0]	32'00000000h	PKVL1 (U18A) El valor del registre és un enter amb signe Temperatura = valor de registre * 0.5
PKVL B Temperatura del nucli	0 x 170	32	RO	[31:0]	32'00000000h	PKVL2 (U23A) El valor del registre és un enter amb signe Temperatura = valor de registre * 0.5
PKVL B Temperatura Serdes	0 x 174	32	RO	[31:0]	32'00000000h	PKVL2 (U23A) El valor del registre és un enter amb signe Temperatura = valor de registre * 0.5

Els valors QSFP s'obtenen llegint el mòdul QSFP i informant dels valors llegits al registre adequat. Si el mòdul QSFP no admet la supervisió de diagnòstic digital o si el mòdul QSFP no està instal·lat, ignoreu els valors llegits dels registres QSFP. Utilitzeu l'eina Intelligent Platform Management Interface (IPMI) per llegir les dades de telemetria a través del bus I2C.

Ordre I2C per llegir les temperatures de la placa a l'adreça 0x100:
A l'ordre següent:

• 0x20 és l'adreça del bus mestre I2C del vostre servidor que pot accedir directament a les ranures PCIe. Aquesta adreça varia segons el servidor. Consulteu el full de dades del vostre servidor per obtenir l'adreça I2C correcta del vostre servidor.
• 0xBC és l'adreça esclau I2C de l'Intel MAX 10 BMC.
• 4 és el nombre de bytes de dades llegits
• 0x01 0x00 és l'adreça de registre de la temperatura de la placa que es presenta a la taula.

Comandament:
ipmitool i2c bus=0x20 0xBC 4 0x01 0x00

Sortida:
01110010 00000000 00000000 00000000

El valor de sortida en hexadecimal és: 0x72000000 0x72 és 114 en decimal. Per calcular la temperatura en graus Celsius multipliqueu per 0.5: 114 x 0.5 = 57 °C

Nota: 
No tots els servidors admeten l'accés directe al bus I2C a les ranures PCIe. Si us plau, comproveu el full de dades del vostre servidor per obtenir informació de suport i l'adreça del bus I2C.

Format de dades EEPROM

Aquesta secció defineix el format de dades tant de l'EEPROM de l'adreça MAC com de la FRUID EEPROM i al qual es pot accedir l'amfitrió i l'FPGA respectivament.

EEPROM MAC
En el moment de la fabricació, Intel programa l'adreça MAC EEPROM amb les adreces MAC del controlador Intel Ethernet XL710-BM2. L'Intel MAX 10 accedeix a les adreces de l'EEPROM de l'adreça MAC a través del bus I2C. Descobriu l'adreça MAC amb l'ordre següent: $ sudo fpga mac

L'EEPROM de l'adreça MAC només conté l'adreça MAC inicial de 6 bytes a l'adreça 0x00h seguida del recompte d'adreces MAC de 08. L'adreça MAC inicial també s'imprimeix a l'etiqueta adhesiva a la part posterior de la placa de circuit imprès (PCB). El controlador OPAE proporciona nodes sysfs per obtenir l'adreça MAC inicial des de la ubicació següent: /sys/class/fpga/intel-fpga-dev.*/intel-fpga-fme.*/spi altera.*.auto/spi_master/ spi */spi*/mac_address Adreça MAC inicial Example: 644C360F4430 El controlador OPAE obté el recompte des de la ubicació següent: /sys/class/fpga/ intel-fpga-dev.*/intel-fpga-fme.*/spi-altera.*.auto/spi_master/ spi*/ spi*/mac_count Recompte de MAC Example: 08 A partir de l'adreça MAC inicial, les set adreces MAC restants s'obtenen augmentant seqüencialment el byte menys significatiu (LSB) de l'adreça MAC inicial en un recompte d'un per a cada adreça MAC posterior. Adreça MAC posterior exampLI:

• 644C360F4431
• 644C360F4432
• 644C360F4433
• 644C360F4434
• 644C360F4435
• 644C360F4436
• 644C360F4437

Nota: Si utilitzeu un ES Intel FPGA PAC N3000, és possible que la EEPROM MAC no estigui programada. Si l'EEPROM MAC no està programada, la primera adreça MAC llegida torna com a FFFFFFFFFFFF.

Accés a EEPROM d'identificació d'unitats substituïbles de camp (FRUID).
Només podeu llegir l'EEPROM (0xA0) d'identificació de la unitat substituïble de camp (FRUID) des del BMC amfitrió mitjançant SMBus. L'estructura de la FRUID EEPROM es basa en l'especificació IPMI, Platform Management FRU Information Storage Definition, v1.3, 24 de març de 2015, de la qual es deriva una estructura d'informació de la placa. L'EEPROM FRUID segueix el format de capçalera comú amb l'àrea del tauler i l'àrea d'informació del producte. Consulteu la taula següent per saber quins camps de la capçalera comuna s'apliquen a la FRUID EEPROM.

Capçalera comuna de FRUID EEPROM
Tots els camps de la capçalera comuna són obligatoris.

Longitud del camp en bytes	Descripció del camp	Valor EEPROM FRUID
1	Format de capçalera comú Versió 7:4: reservat, escriviu com a 0000b 3:0: número de versió del format = 1 h per a aquesta especificació	01h (establert com a 00000001b)
1	Desplaçament inicial de l'àrea d'ús intern (en múltiples de 8 bytes). 00h indica que aquesta zona no és present.	00h (no present)
1	Desplaçament inicial de l'àrea d'informació del xassís (en múltiples de 8 bytes). 00h indica que aquesta zona no és present.	00h (no present)
1	Desplaçament inicial de l'àrea del tauler (en múltiples de 8 bytes). 00h indica que aquesta zona no és present.	01h
1	Desplaçament inicial de l'àrea d'informació del producte (en múltiples de 8 bytes). 00h indica que aquesta zona no és present.	0 cap
1	Desplaçament inicial de l'àrea de registres múltiples (en múltiples de 8 bytes). 00h indica que aquesta zona no és present.	00h (no present)
1	PAD, escriviu com a 00h	00h
1	Suma de comprovació de la capçalera comuna (sum de comprovació zero)	F2h

Els bytes de capçalera comuns es col·loquen des de la primera adreça de l'EEPROM. El disseny s'assembla a la figura següent.

Diagrama de blocs de disseny de memòria FRUID EEPROM

Zona de la Junta EEPROM de FRUID

Longitud del camp en bytes	Descripció del camp	Valors de camp	Codificació de camps
1	Format de l'àrea del tauler Versió 7:4: reservat, escriviu com a 0000b 3:0: número de versió de format	0 x 01	S'estableix en 1 h (0000 0001b)
1	Longitud de l'àrea del tauler (en múltiples de 8 bytes)	0x0B	88 bytes (inclou 2 pad 00 bytes)
1	Codi d'idioma	0 x 00	Establiu a 0 per a l'anglès Nota: No s'admeten altres idiomes en aquest moment
3	Data / Hora de fabricació: Nombre de minuts a partir de les 0:00 h 1/1/96. Primer byte menys significatiu (Little Endian) 00_00_00h = no especificat (camp dinàmic)	0 x 10 0 x 65 0xB7	Diferència horària entre les 12:00 de l'1/1/96 i les 12:XNUMX 11/07/2018 és 12018960 minuts = b76510h: emmagatzemat en format little endian
1	Byte de tipus/longitud del fabricant de la placa	0xD2	ASCII de 8 bits + llatí 1 codificat 7:6 – 11b 5:0 – 010010b (18 bytes de dades)
P	Bytes del fabricant de la placa	0 x 49 0x6E 0 x 74 0 x 65 0x6C 0xAE	Intel® Corporation amb codificació ASCII + llatí de 8 bits
continuat…

Longitud del camp en bytes	Descripció del camp	Valors de camp	Codificació de camps
		0 x 20 0 x 43 0x6F 0 x 72 0 x 70 0x6F 0 x 72 0 x 61 0 x 74 0 x 69 0x6F 0x6E
1	Tipus de nom del producte de la placa/longitud byte	0xD5	ASCII de 8 bits + llatí 1 codificat 7:6 – 11b 5:0 – 010101b (21 bytes de dades)
Q	Bytes de nom del producte de la placa	0 X 49 0X6E 0 X 74 0 X 65 0X6C 0XAE 0 X 20 0 X 46 0 X 50 0 X 47 0 X 41 0 X 20 0 X 50 0 X 41 0 X 43 0 X 20 0X4E 0 X 33 0 X 30 0 X 30 0 X 30	8 bits ASCII + llatí 1 codificat Intel FPGA PAC N3000
1	Tipus/longitud byte de número de sèrie de la placa	0xCC	ASCII de 8 bits + llatí 1 codificat 7:6 – 11b 5:0 – 001100b (12 bytes de dades)
N	Bytes del número de sèrie de la placa (camp dinàmic)	0 x 30 0 x 30 0 x 30 0 x 30 0 x 30 0 x 30 0 x 30 0 x 30	Codificació ASCII + llatí 8 bits Els primers 1 dígits hexadecimals són OUI: 6 Els segons 2 dígits hexadecimals són l'adreça MAC: 6
continuat…

Longitud del camp en bytes	Descripció del camp	Valors de camp	Codificació de camps
		0 x 30 0 x 30 0 x 30 0 x 30	Nota: Això està codificat com a exampi s'ha de modificar en un dispositiu real Els primers 1 dígits hexadecimals són OUI: 6C644 Els segons 2 dígits hexadecimals són l'adreça MAC: 6AB00E Nota: Per identificar no FRUID programat, establiu l'adreça OUI i MAC a "0000".
1	Byte de tipus/longitud del número de part de la placa	0xCE	ASCII de 8 bits + llatí 1 codificat 7:6 – 11b 5:0 – 001110b (14 bytes de dades)
M	Bytes del número de part de la placa	0x4B 0 x 38 0 x 32 0 x 34 0 x 31 0 x 37 0 x 20 0 x 30 0 x 30 0 x 32 0 x 20 0 x 20 0 x 20 0 x 20	ASCII de 8 bits + llatí 1 codificat amb identificador de la LDM. Per a una longitud de 14 bytes, el número de peça de la placa codificada exampel és K82417-002 Nota: Això està codificat com a exampi s'ha de modificar en un dispositiu real. Aquest valor de camp varia segons el número de PBA de la placa. La revisió de PBA s'ha eliminat a FRUID. Aquests últims quatre bytes tornen en blanc i es reserven per a un ús futur.
1	FRU File Byte de tipus/longitud d'identificador	0 x 00	ASCII de 8 bits + llatí 1 codificat 7:6 – 00b 5:0 – 000000b (0 bytes de dades) La FRU File El camp de bytes d'identificació que hauria de seguir això no s'inclou ja que el camp seria "nul". Nota: FRU File bytes d'identificació. La FRU File El camp de versió és un camp predefinit proporcionat com a ajuda de fabricació per verificar el file que es va utilitzar durant la fabricació o l'actualització de camp per carregar la informació de la FRU. El contingut és específic del fabricant. Aquest camp també es proporciona a l'àrea d'informació del tauler. Un dels camps o tots dos poden ser "nuls".
1	Byte de tipus/longitud MMID	0xC6	Codificació ASCII + llatí 8 bits
continuat…

Longitud del camp en bytes	Descripció del camp	Valors de camp	Codificació de camps
			7:6 – 11b 5:0 – 000110b (6 bytes de dades) Nota: Això està codificat com a exampi s'ha de modificar en un dispositiu real
M	MMID bytes	0 x 39 0 x 39 0 x 39 0 x 44 0 x 58 0 x 46	Format com a 6 dígits hexadecimals. Específic example a la cel·la juntament amb Intel FPGA PAC N3000 MMID = 999DXF. Aquest valor de camp varia amb els diferents camps de SKU com MMID, OPN, PBN, etc.
1	C1h (byte de tipus/longitud codificat per indicar que no hi ha més camps d'informació).	0xC1
Y	00h: qualsevol espai no utilitzat restant	0 x 00
1	Suma de comprovació de l'àrea del tauler (sum de comprovació zero)	0xB9	Nota: La suma de verificació d'aquesta taula és una suma de verificació zero calculada per als valors utilitzats a la taula. S'ha de tornar a calcular per als valors reals d'un Intel FPGA PAC N3000.

Longitud del camp en bytes	Descripció del camp	Valors de camp	Codificació de camps
1	Format de l'àrea de producte Versió 7:4: reservat, escriviu com a 0000b 3:0: número de versió del format = 1 h per a aquesta especificació	0 x 01	S'estableix en 1 h (0000 0001b)
1	Longitud de l'àrea de producte (en múltiples de 8 bytes)	0x0A	Total de 80 bytes
1	Codi d'idioma	0 x 00	Establiu a 0 per a l'anglès Nota: No s'admeten altres idiomes en aquest moment
1	Tipus de nom del fabricant/longitud byte	0xD2	ASCII de 8 bits + llatí 1 codificat 7:6 – 11b 5:0 – 010010b (18 bytes de dades)
N	Bytes de nom del fabricant	0 x 49 0x6E 0 x 74 0 x 65 0x6C 0xAE 0 x 20 0 x 43 0x6F	Intel Corporation amb codificació ASCII + llatí de 8 bits
continuat…

Longitud del camp en bytes	Descripció del camp	Valors de camp	Codificació de camps
		0 x 72 0 x 70 0x6F 0 x 72 0 x 61 0 x 74 0 x 69 0x6F 0x6E
1	Byte de tipus/longitud de nom del producte	0xD5	ASCII de 8 bits + llatí 1 codificat 7:6 – 11b 5:0 – 010101b (21 bytes de dades)
M	Bytes de nom del producte	0 x 49 0x6E 0 x 74 0 x 65 0x6C 0xAE 0 x 20 0 x 46 0 x 50 0 x 47 0 x 41 0 x 20 0 x 50 0 x 41 0 x 43 0 x 20 0x4E 0 x 33 0 x 30 0 x 30 0 x 30	8 bits ASCII + llatí 1 codificat Intel FPGA PAC N3000
1	Byte de tipus/longitud del número de peça/model del producte	0xCE	ASCII de 8 bits + llatí 1 codificat 7:6 – 11b 5:0 – 001110b (14 bytes de dades)
O	Bytes de número de peça/model del producte	0 x 42 0 x 44 0x2D 0x4E 0 x 56 0 x 56 0x2D 0x4E 0 x 33 0 x 30 0 x 30 0 x 30 0x2D 0 x 31	Codificació ASCII + llatí 8 bits OPN per a la placa BD-NVV-N3000-1 Aquest valor de camp varia amb diferents OPN Intel FPGA PAC N3000.
continuat…

Longitud del camp en bytes	Descripció del camp	Valors de camp	Codificació de camps
1	Byte de tipus/longitud de la versió del producte	0 x 01	Binari de 8 bits 7:6 – 00b 5:0 – 000001b (1 byte de dades)
R	Bytes de la versió del producte	0 x 00	Aquest camp està codificat com a membre de la família
1	Byte de tipus/longitud del número de sèrie del producte	0xCC	ASCII de 8 bits + llatí 1 codificat 7:6 – 11b 5:0 – 001100b (12 bytes de dades)
P	Bytes del número de sèrie del producte (camp dinàmic)	0 x 30 0 x 30 0 x 30 0 x 30 0 x 30 0 x 30 0 x 30 0 x 30 0 x 30 0 x 30 0 x 30 0 x 30	Codificació ASCII + llatí 8 bits Els primers 1 dígits hexadecimals són OUI: 6 Els segons 2 dígits hexadecimals són l'adreça MAC: 6 Nota: Això està codificat com a exampi s'ha de modificar en un dispositiu real. Els primers 1 dígits hexadecimals són OUI: 6C644 Els segons 2 dígits hexadecimals són l'adreça MAC: 6AB00E Nota: Per identificar no FRUID programat, establiu l'adreça OUI i MAC a "0000".
1	actiu Tag tipus/longitud byte	0 x 01	Binari de 8 bits 7:6 – 00b 5:0 – 000001b (1 byte de dades)
Q	actiu Tag	0 x 00	No s'admet
1	FRU File Byte de tipus/longitud d'identificador	0 x 00	ASCII de 8 bits + llatí 1 codificat 7:6 – 00b 5:0 – 000000b (0 bytes de dades) La FRU File El camp de bytes d'identificació que hauria de seguir això no s'inclou ja que el camp seria "nul".
continuat…

Longitud del camp en bytes	Descripció del camp	Valors de camp	Codificació de camps
			Nota: FRU file bytes d'identificació. La FRU File El camp de versió és un camp predefinit proporcionat com a ajuda de fabricació per verificar el file que es va utilitzar durant la fabricació o l'actualització de camp per carregar la informació de la FRU. El contingut és específic del fabricant. Aquest camp també es proporciona a l'àrea d'informació del tauler. Un dels camps o tots dos poden ser "nuls".
1	C1h (byte de tipus/longitud codificat per indicar que no hi ha més camps d'informació).	0xC1
Y	00h: qualsevol espai no utilitzat restant	0 x 00
1	Suma de comprovació de l'àrea d'informació del producte (sum de comprovació zero) (camp dinàmic)	0x9D	Nota: la suma de control d'aquesta taula és una suma de verificació zero calculada per als valors utilitzats a la taula. S'ha de tornar a calcular per als valors reals d'un Intel FPGA PAC.

Guia d'usuari del controlador de gestió de la placa Intel® FPGA programable d'acceleració N3000

Historial de revisions

Historial de revisions per a la Guia d'usuari de la targeta d'acceleració programable Intel FPGA N3000 Board Management Controller

Versió del document	Canvis
2019.11.25	Publicació de producció inicial.

Intel Corporation. Tots els drets reservats. Intel, el logotip d'Intel i altres marques d'Intel són marques comercials d'Intel Corporation o de les seves filials. Intel garanteix el rendiment dels seus productes FPGA i semiconductors amb les especificacions actuals d'acord amb la garantia estàndard d'Intel, però es reserva el dret de fer canvis a qualsevol producte i servei en qualsevol moment sense previ avís. Intel no assumeix cap responsabilitat derivada de l'aplicació o l'ús de qualsevol informació, producte o servei descrit aquí, tret que Intel ho acordi expressament per escrit. Es recomana als clients d'Intel que obtinguin la darrera versió de les especificacions del dispositiu abans de confiar en qualsevol informació publicada i abans de fer comandes de productes o serveis.
* Altres noms i marques es poden reclamar com a propietat d'altres.

Documents/Recursos

Intel FPGA Controlador de gestió de la targeta d'acceleració programable N3000 [pdfGuia de l'usuari Targeta d'acceleració programable FPGA Placa N3000, controlador de gestió, FPGA, targeta d'acceleració programable Placa N3000, controlador de gestió, controlador de gestió de placa N3000, controlador de gestió

Referències

• Manual d'usuari