Intel FPGA Programmable Acceleration Card N3000 Controller Board Controller
Intel FPGA Programmable Acceleration Card N3000 BMC Introduction
Про цей документ
Перегляньте Посібник користувача з керування платою Intel FPGA Programmable Acceleration Card N3000, щоб дізнатися більше про функції та особливості Intel® MAX® 10 BMC і зрозуміти, як зчитувати телеметричні дані на Intel FPGA PAC N3000 за допомогою PLDM через MCTP SMBus і I2C SMBus . Включено введення в Intel MAX 10 root of trust (RoT) і безпечне віддалене оновлення системи.
закінченоview
Intel MAX 10 BMC відповідає за контроль, моніторинг і надання доступу до функцій плати. Intel MAX 10 BMC взаємодіє з вбудованими датчиками, FPGA та флеш-пам’яттю, а також керує послідовністю ввімкнення/вимкнення живлення, конфігурацією FPGA та опитуванням телеметричних даних. Ви можете спілкуватися з BMC за допомогою протоколу моделі даних рівня платформи (PLDM) версії 1.1.1. Мікропрограму BMC можна оновити на місці через PCIe за допомогою функції віддаленого оновлення системи.
Особливості BMC
- Діє як корінь довіри (RoT) і забезпечує функції безпечного оновлення Intel FPGA PAC N3000.
- Контролює оновлення мікропрограми та флеш-пам’яті FPGA через PCIe.
- Керує конфігурацією FPGA.
- Конфігурує параметри мережі для пристрою повторного таймера C827 Ethernet.
- Елементи керування Послідовність увімкнення та вимкнення живлення та виявлення несправностей із захистом від автоматичного відключення.
- Керує живленням і скидає на платі.
- Інтерфейси з датчиками, FPGA flash і QSFP.
- Відстежує телеметричні дані (температура плати, обtage і струм) і забезпечує захисну дію, коли показання виходять за межі критичного порогу.
- Передає телеметричні дані на хост BMC через модель даних рівня платформи (PLDM) через MCTP SMBus або I2C.
- Підтримує PLDM через MCTP SMBus через PCIe SMBus. 0xCE — це 8-бітна підлегла адреса.
- Підтримує I2C SMBus. 0xBC — це 8-бітна підлегла адреса.
- Отримує доступ до MAC-адрес Ethernet у EEPROM та EEPROM ідентифікації змінного пристрою (FRUID).
Корпорація Intel. Всі права захищені. Intel, логотип Intel та інші знаки Intel є товарними знаками корпорації Intel або її дочірніх компаній. Intel гарантує роботу своїх FPGA та напівпровідникових продуктів відповідно до поточних специфікацій відповідно до стандартної гарантії Intel, але залишає за собою право вносити зміни в будь-які продукти та послуги в будь-який час без попередження. Корпорація Intel не бере на себе жодної відповідальності чи зобов’язань, що виникають у зв’язку із застосуванням або використанням будь-якої інформації, продукту чи послуги, описаних у цьому документі, за винятком випадків, чітко наданих корпорацією Intel у письмовій формі. Клієнтам Intel рекомендується отримати останню версію специфікацій пристрою, перш ніж покладатися на будь-яку опубліковану інформацію та перед тим, як розміщувати замовлення на продукти чи послуги. *Інші назви та бренди можуть бути власністю інших осіб.
Блок-схема високого рівня BMC
Корінь довіри (RoT)
Intel MAX 10 BMC діє як Root of Trust (RoT) і забезпечує функцію безпечного віддаленого оновлення системи Intel FPGA PAC N3000. RoT містить функції, які можуть допомогти запобігти наступному:
- Завантаження або виконання несанкціонованого коду чи дизайнів
- Непривілейоване програмне забезпечення, привілейоване програмне забезпечення або головний BMC намагаються виконати зривні операції
- Ненавмисне виконання старішого коду або дизайну з відомими помилками або вразливими місцями шляхом дозволу BMC відкликати авторизацію
Посібник користувача контролера керування платою Intel® FPGA Programmable Acceleration Card N3000
Intel FPGA PAC N3000 BMC також забезпечує дотримання кількох інших політик безпеки, пов’язаних із доступом через різні інтерфейси, а також захистом вбудованої флеш-пам’яті через обмеження швидкості запису. Інформацію про RoT і функції безпеки Intel FPGA PAC N3000 див. у Посібнику користувача з безпеки програмованої плати Intel FPGA Acceleration Card N3000.
Пов'язана інформація
Intel FPGA Programmable Acceleration Card N3000 Security User Guide
Безпечне віддалене оновлення системи
BMC підтримує Secure RSU для мікропрограми Intel MAX 10 BMC Nios® і RTL-образу та оновлень образу Intel Arria® 10 FPGA з автентифікацією та перевіркою цілісності. Прошивка Nios відповідає за автентифікацію зображення під час процесу оновлення. Оновлення передаються через інтерфейс PCIe на Intel Arria 10 GT FPGA, який, у свою чергу, записує їх через головний Intel Arria 10 FPGA SPI на підлеглий Intel MAX 10 FPGA SPI. Тимчасова зона спалаху, яка називається staging область зберігає будь-який тип бітового потоку автентифікації через інтерфейс SPI. Конструкція BMC RoT містить криптографічний модуль, який реалізує функцію перевірки хешу 2 біт SHA256 і функцію перевірки підпису ECDSA 256 P 256 для автентифікації ключів і зображення користувача. Прошивка Nios використовує криптографічний модуль для автентифікації підписаного користувачем зображення в stagплощі. Якщо автентифікація пройшла, мікропрограма Nios копіює зображення користувача в область флеш-пам’яті користувача. Якщо автентифікація не вдається, мікропрограма Nios повідомляє про помилку. Інформацію про RoT і функції безпеки Intel FPGA PAC N3000 див. у Посібнику користувача з безпеки програмованої плати Intel FPGA Acceleration Card N3000.
Пов'язана інформація
Intel FPGA Programmable Acceleration Card N3000 Security User Guide
Управління послідовністю живлення
Кінцевий автомат секвенсора живлення BMC керує послідовністю ввімкнення та вимкнення живлення Intel FPGA PAC N3000 для кутових корпусів під час процесу ввімкнення чи нормальної роботи. Процес увімкнення Intel MAX 10 охоплює весь процес, включаючи завантаження Intel MAX 10, завантаження Nios і керування послідовністю живлення для конфігурації FPGA. Хост повинен перевіряти версії збірки як Intel MAX 10, так і FPGA, а також стан Nios після кожного циклу живлення та вживати відповідних заходів, якщо Intel FPGA PAC N3000 стикається з кутовими корпусами, такими як Intel MAX 10 або Помилка завантаження заводської збірки FPGA або помилка завантаження Nios. BMC захищає Intel FPGA PAC N3000, вимикаючи живлення карти за таких умов:
- 12 В допоміжне або периферійне джерело живлення PCIe обtage нижче 10.46 В.
- Температура ядра FPGA досягає 100°C
- Температура плати досягає 85 °C
Контроль плати за допомогою датчиків
Монітори Intel MAX 10 BMC voltage, струм і температура різних компонентів на Intel FPGA PAC N3000. Хост BMC може отримати доступ до телеметричних даних через PCIe SMBus. PCIe SMBus між хостом BMC і Intel FPGA PAC N3000 Intel MAX 10 BMC спільно використовується кінцевою точкою SMBus PLDM через MCTP і підлеглим стандартним I2C для інтерфейсу Avalon-MM (лише для читання).
Моніторинг плати через PLDM через MCTP SMBus
BMC на Intel FPGA PAC N3000 спілкується з сервером BMC через PCIe* SMBus. Контролер MCTP підтримує модель даних рівня платформи (PLDM) через стек транспортного протоколу керування компонентами (MCTP). Підпорядкована адреса кінцевої точки MCTP за замовчуванням 0xCE. Його можна перепрограмувати у відповідну секцію зовнішньої флеш-пам’яті FPGA Quad SPI через внутрішньосмуговий спосіб, якщо це необхідно. Intel FPGA PAC N3000 BMC підтримує підмножину команд PLDM і MCTP, щоб дозволити серверу BMC отримувати дані датчиків, такі як vol.tage, струм і температура.
Примітка:
Підтримується модель даних рівня платформи (PLDM) через кінцеву точку SMBus MCTP. PLDM через MCTP через рідний PCIe не підтримується. Категорія пристроїв SMBus: пристрій «Fixed not Discoverable» підтримується за замовчуванням, але підтримуються всі чотири категорії пристроїв і їх можна змінювати на місці. Підтримується ACK-Poll
- Підтримується з SMBus підпорядкованою адресою за замовчуванням 0xCE.
- Підтримується фіксована або призначена підлегла адреса.
BMC підтримує версію 1.3.0 базової специфікації протоколу керування компонентом транспорту (MCTP) (специфікація DTMF DSP0236), версію 1.1.1 стандарту PLDM для моніторингу та керування платформою (специфікація DTMF DSP0248) і версію 1.0.0 PLDM для керування та виявлення повідомлень (специфікація DTMF DSP0240).
Пов'язана інформація
Специфікації робочої групи розподіленого управління (DMTF) Для посилання на конкретні специфікації DMTF
Швидкість інтерфейсу SMBus
Реалізація Intel FPGA PAC N3000 за замовчуванням підтримує транзакції SMBus на частоті 100 кГц.
Підтримка пакетування MCTP
Визначення MCTP
- Тіло повідомлення представляє корисне навантаження повідомлення MCTP. Тіло повідомлення може охоплювати кілька пакетів MCTP.
- Корисне навантаження пакета MCTP відноситься до частини тіла повідомлення MCTP, яке передається в одному пакеті MCTP.
- Одиниця передачі означає розмір частини корисного навантаження пакета MCTP.
Розмір блоку передачі
- Розмір базової одиниці передачі (мінімальної одиниці передачі) для MCTP становить 64 байти.
- Усі керуючі повідомлення MCTP повинні мати корисне навантаження пакета, яке не перевищує базову одиницю передачі без узгодження. (Механізм узгодження для більших одиниць передачі між кінцевими точками залежить від типу повідомлення та не розглядається в базовій специфікації MCTP)
- Будь-яке повідомлення MCTP, розмір тіла якого перевищує 64 байти, має бути розділене на кілька пакетів для передачі одного повідомлення.
Поля пакетів MCTP
Загальні поля пакетів/повідомлень
Підтримувані набори команд
Підтримувані команди MCTP
- Отримати підтримку версії MCTP
- Інформація про версію базової специфікації
- Інформація про версію протоколу керування
- Версія PLDM через MCTP
- Установити ідентифікатор кінцевої точки
- Отримати ID кінцевої точки
- Отримайте UUID кінцевої точки
- Отримати підтримку типів повідомлень
- Отримайте підтримку повідомлень, визначених постачальником
Примітка:
Для команди Get Vendor Defined Message Support BMC відповідає кодом завершення ERROR_INVALID_DATA(0x02).
Підтримувані команди базової специфікації PLDM
- SetTID
- GetTID
- GetPLDMVersion
- GetPLDMTypes
- GetPLDMCommands
Підтримується PLDM для моніторингу платформи та команд специфікації керування
- SetTID
- GetTID
- GetSensorReading
- GetSensorThresholds
- SetSensorThresholds
- GetPDRRepositoryInfo
- GetPDR
Примітка:
Ядро BMC Nios II опитує різні телеметричні дані кожну 1 мілісекунду, а тривалість опитування займає приблизно 500–800 мілісекунд, тому відповідне повідомлення порівняно з відповідним повідомленням запиту команди GetSensorReading або GetSensorThresholds відповідно оновлюється кожні 500–800 мілісекунд.
Примітка:
GetStateSensorReadings не підтримується.
Топологія та ієрархія PLDM
Визначені записи дескриптора платформи
Intel FPGA PAC N3000 використовує 20 записів дескриптора платформи (PDR). Intel MAX 10 BMC підтримує лише консолідовані PDR, де PDR не додаватимуться або видалятимуться динамічно, коли QSFP підключається та від’єднується. Після від’єднання робочий стан датчика буде просто повідомлено як недоступний.
Назви датчиків і дескриптор запису
Усім PDR присвоюється непрозоре числове значення, яке називається дескриптор запису. Це значення використовується для доступу до окремих PDR у сховищі PDR через GetPDR (специфікація DTMF DSP0248). У наведеній нижче таблиці наведено зведений список датчиків, які відстежуються на Intel FPGA PAC N3000.
Назви датчиків PDRs і дескриптор запису
| функція | Назва датчика | Інформація про датчик | ЛДПМ | ||
| Джерело зчитування датчика (компонент) | PDR
Дескриптор запису |
Пороги в ПДР | Порогові зміни дозволено через ЛДПМ | ||
| Загальна вхідна потужність Intel FPGA PAC | Рада харчування | Розрахунок на основі пальців PCIe струму 12 В і об’ємуtage | 1 | 0 | немає |
| Пальці PCIe Струм 12 В | Струм задньої плати 12 В | PAC1932 SENSE1 | 2 | 0 | немає |
| Пальці PCIe 12 В Voltage | Об’єднавча плата 12 В Voltage | PAC1932 SENSE1 | 3 | 0 | немає |
| 1.2 V Rail Voltage | 1.2 В обtage | АЦП MAX10 | 4 | 0 | немає |
| 1.8 V Rail Voltage | 1.8 В обtage | МАКС. 10 АЦП | 6 | 0 | немає |
| 3.3 V Rail Voltage | 3.3 В обtage | МАКС. 10 АЦП | 8 | 0 | немає |
| FPGA Core Voltage | FPGA Core Voltage | LTC3884 (U44) | 10 | 0 | немає |
| Струм ядра FPGA | Струм ядра FPGA | LTC3884 (U44) | 11 | 0 | немає |
| Температура ядра FPGA | Температура ядра FPGA | Температурний діод FPGA через TMP411 | 12 | Верхнє попередження: 90
Верхній фатальний: 100 |
так |
| Температура плати | Температура плати | TMP411 (U65) | 13 | Верхнє попередження: 75
Верхній фатальний: 85 |
так |
| QSFP0 томtage | QSFP0 томtage | Зовнішній модуль QSFP (J4) | 14 | 0 | немає |
| QSFP0 Температура | QSFP0 Температура | Зовнішній модуль QSFP (J4) | 15 | Верхнє попередження: значення встановлено постачальником QSFP
Upper Fatal: значення, встановлене постачальником QSFP |
немає |
| Допоміжний струм PCIe 12 В | 12 В AUX | PAC1932 SENSE2 | 24 | 0 | немає |
| PCIe Auxiliary 12V Voltage | 12 В AUX Voltage | PAC1932 SENSE2 | 25 | 0 | немає |
| QSFP1 томtage | QSFP1 томtage | Зовнішній модуль QSFP (J5) | 37 | 0 | немає |
| QSFP1 Температура | QSFP1 Температура | Зовнішній модуль QSFP (J5) | 38 | Верхнє попередження: значення встановлено постачальником QSFP
Upper Fatal: значення, встановлене постачальником QSFP |
немає |
| PKVL A Основна температура | PKVL A Основна температура | Мікросхема ПКВЛ (88EC055) (U18A) | 44 | 0 | немає |
| продовження... | |||||
| функція | Назва датчика | Інформація про датчик | ЛДПМ | ||
| Джерело зчитування датчика (компонент) | PDR
Дескриптор запису |
Пороги в ПДР | Порогові зміни дозволено через ЛДПМ | ||
| ПКВЛ А Сердес температура | ПКВЛ А Сердес температура | Мікросхема ПКВЛ (88EC055) (U18A) | 45 | 0 | немає |
| PKVL B Внутрішня температура | PKVL B Внутрішня температура | Мікросхема ПКВЛ (88EC055) (U23A) | 46 | 0 | немає |
| ПКВЛ Б Сердес Температура | ПКВЛ Б Сердес Температура | Мікросхема ПКВЛ (88EC055) (U23A) | 47 | 0 | немає |
Примітка:
Верхнє попередження та верхнє небезпечне значення для QSFP встановлюються постачальником QSFP. Значення див. у таблиці даних постачальника. BMC зчитує ці порогові значення та повідомляє про них. fpgad — це служба, яка може допомогти вам захистити сервер від збою, коли апаратне забезпечення досягає верхнього невідновного або нижнього невідновлюваного порогу датчика (також називається фатальним порогом). fpgad здатний контролювати кожен із 20 датчиків, про які повідомляє контролер керування платою. Для отримання додаткової інформації зверніться до теми Graceful Shutdown у посібнику користувача Intel Acceleration Stack: Intel FPGA Programmable Acceleration Card N3000.
Примітка:
Кваліфіковані серверні системи OEM повинні забезпечувати необхідне охолодження для ваших робочих навантажень. Ви можете отримати значення датчиків, виконавши наступну команду OPAE від імені root або sudo: $ sudo fpgainfo bmc
Пов'язана інформація
Посібник користувача Intel Acceleration Stack: Intel FPGA Programmable Acceleration Card N3000
Моніторинг плати через I2C SMBus
Стандартний підлеглий пристрій I2C для інтерфейсу Avalon-MM (тільки для читання) спільно використовує шину PCIe SMBus між хостом BMC і Intel MAX 10 RoT. Intel FPGA PAC N3000 підтримує стандартний підлеглий інтерфейс I2C, а адреса підпорядкованого пристрою за замовчуванням становить 0xBC лише для позасмугового доступу. Режим байтової адресації — це режим 2-байтової адреси зміщення. Ось карта пам’яті регістру телеметричних даних, яку можна використовувати для доступу до інформації за допомогою команд I2C. Стовпець опису описує, як повернуті значення регістру можуть бути додатково оброблені для отримання фактичних значень. Одиницями можуть бути градуси Цельсія (°C), мА, мВ, мВт залежно від того, який датчик ви читаєте.
Карта пам'яті реєстру телеметричних даних
| зареєструватися | Зсув | Ширина | Доступ | Поле | Значення за замовчуванням | опис |
| Температура плати | 0x100 | 32 | RO | [31:0] | 32:00000000 | TMP411(U65)
Значення регістра є цілим знаком Температура = значення регістру * 0.5 |
| Попередження про високу температуру плати | 0x104 | 32 | RW | [31:0] | 32:00000000 | TMP411(U65)
Значення регістру є цілим знаком |
| Верхня межа = значення реєстру
* 0.5 |
||||||
| Висока температура плати, смертельна | 0x108 | 32 | RW | [31:0] | 32:00000000 | TMP411(U65)
Значення регістру є цілим знаком |
| Високий критичний = значення реєстру
* 0.5 |
||||||
| Температура ядра FPGA | 0x110 | 32 | RO | [31:0] | 32:00000000 | TMP411(U65)
Значення регістру є цілим знаком |
| Температура = реєстрове значення
* 0.5 |
||||||
| Плашка FPGA
Попередження про високу температуру |
0x114 | 32 | RW | [31:0] | 32:00000000 | TMP411(U65)
Значення регістру є цілим знаком |
| Верхня межа = значення реєстру
* 0.5 |
||||||
| продовження... | ||||||
| зареєструватися | Зсув | Ширина | Доступ | Поле | Значення за замовчуванням | опис |
| FPGA Core Voltage | 0x13C | 32 | RO | [31:0] | 32:00000000 | LTC3884(U44)
томtage(mV) = реєстрове значення |
| Струм ядра FPGA | 0x140 | 32 | RO | [31:0] | 32:00000000 | LTC3884(U44)
Струм (мА) = значення регістра |
| 12v Backplane Voltage | 0x144 | 32 | RO | [31:0] | 32:00000000 | томtage(mV) = реєстрове значення |
| Струм задньої плати 12 В | 0x148 | 32 | RO | [31:0] | 32:00000000 | Струм (мА) = значення регістра |
| 1.2v Voltage | 0x14C | 32 | RO | [31:0] | 32:00000000 | томtage(mV) = реєстрове значення |
| 12v Aux Voltage | 0x150 | 32 | RO | [31:0] | 32:00000000 | томtage(mV) = реєстрове значення |
| Допоміжний струм 12 В | 0x154 | 32 | RO | [31:0] | 32:00000000 | Струм (мА) = значення регістра |
| 1.8v Voltage | 0x158 | 32 | RO | [31:0] | 32:00000000 | томtage(mV) = реєстрове значення |
| 3.3v Voltage | 0x15C | 32 | RO | [31:0] | 32:00000000 | томtage(mV) = реєстрове значення |
| Рада харчування | 0x160 | 32 | RO | [31:0] | 32:00000000 | Потужність (мВт) = реєстрове значення |
| PKVL A Основна температура | 0x168 | 32 | RO | [31:0] | 32:00000000 | PKVL1(U18A)
Значення регістру є цілим знаком Температура = реєстрове значення * 0.5 |
| ПКВЛ А Сердес температура | 0x16C | 32 | RO | [31:0] | 32:00000000 | PKVL1(U18A)
Значення регістру є цілим знаком Температура = реєстрове значення * 0.5 |
| PKVL B Внутрішня температура | 0x170 | 32 | RO | [31:0] | 32:00000000 | PKVL2(U23A)
Значення регістру є цілим знаком Температура = реєстрове значення * 0.5 |
| ПКВЛ Б Сердес Температура | 0x174 | 32 | RO | [31:0] | 32:00000000 | PKVL2(U23A)
Значення регістру є цілим знаком Температура = реєстрове значення * 0.5 |
Значення QSFP отримують шляхом зчитування модуля QSFP і передачі прочитаних значень у відповідний регістр. Якщо модуль QSFP не підтримує моніторинг цифрової діагностики або якщо модуль QSFP не встановлено, ігноруйте значення, зчитані з регістрів QSFP. Використовуйте інструмент Intelligent Platform Management Interface (IPMI), щоб зчитувати телеметричні дані через шину I2C.
Команда I2C для читання температури плати за адресою 0x100:
У команді нижче:
- 0x20 — це адреса головної шини I2C вашого сервера, який може отримати прямий доступ до слотів PCIe. Ця адреса залежить від сервера. Правильну I2C-адресу вашого сервера можна знайти в таблиці даних вашого сервера.
- 0xBC — це підлегла адреса I2C Intel MAX 10 BMC.
- 4 — кількість прочитаних байтів даних
- 0x01 0x00 - це адреса реєстру температури плати, яка представлена в таблиці.
Команда:
ipmitool i2c bus=0x20 0xBC 4 0x01 0x00
Вихід:
01110010 00000000 00000000 00000000
Вихідне значення у шістнадцятковій системі: 0x72000000 0x72 — це 114 у десятковій системі. Щоб обчислити температуру за Цельсієм, помножте на 0.5: 114 x 0.5 = 57 °C
Примітка:
Не всі сервери підтримують прямий доступ шини I2C до слотів PCIe. Будь ласка, перевірте таблицю даних вашого сервера, щоб отримати інформацію про підтримку та адресу шини I2C.
Формат даних EEPROM
У цьому розділі визначено формат даних MAC-адреси EEPROM і FRUID EEPROM, до якого може отримати доступ хост і FPGA відповідно.
MAC EEPROM
Під час виробництва Intel програмує MAC-адресу EEPROM за допомогою MAC-адрес Intel Ethernet Controller XL710-BM2. Intel MAX 10 отримує доступ до адрес у MAC-адресі EEPROM через шину I2C. Знайдіть MAC-адресу за допомогою такої команди: $ sudo fpga mac
MAC-адреса EEPROM містить лише початкову 6-байтову MAC-адресу за адресою 0x00h, за якою слідує кількість MAC-адрес 08. Початкова MAC-адреса також надрукована на наклейці на тильній стороні друкованої плати (PCB). Драйвер OPAE надає вузли sysfs для отримання початкової MAC-адреси з такого розташування: /sys/class/fpga/intel-fpga-dev.*/intel-fpga-fme.*/spi altera.*.auto/spi_master/ spi */spi*/mac_address Початкова MAC-адреса Напрample: 644C360F4430 Драйвер OPAE отримує підрахунок із такого розташування: /sys/class/fpga/ intel-fpga-dev.*/intel-fpga-fme.*/spi-altera.*.auto/spi_master/ spi*/ spi*/mac_count Кількість MAC-адрес Напрample: 08 З початкової MAC-адреси решта сім MAC-адрес отримують шляхом послідовного збільшення молодшого байта (LSB) початкової MAC-адреси на одиницю для кожної наступної MAC-адреси. Подальша MAC-адреса напрampле:
- 644C360F4431
- 644C360F4432
- 644C360F4433
- 644C360F4434
- 644C360F4435
- 644C360F4436
- 644C360F4437
Примітка: Якщо ви використовуєте ES Intel FPGA PAC N3000, MAC EEPROM може не бути запрограмованим. Якщо MAC EEPROM не запрограмовано, перша прочитана MAC-адреса повертається як FFFFFFFFFFFF.
Доступ до EEPROM ідентифікації змінного пристрою (FRUID).
Ви можете лише прочитати EEPROM (0xA0) ідентифікатора змінного блоку (FRUID) з головного BMC через SMBus. Структура FRUID EEPROM базується на специфікації IPMI, Platform Management FRU Information Storage Definition, v1.3, 24 березня 2015 р., з якої походить структура інформації плати. FRUID EEPROM відповідає загальному формату заголовка з областю плати та областю інформації про продукт. Зверніться до таблиці нижче, щоб дізнатися, які поля в загальному заголовку застосовуються до FRUID EEPROM.
Загальний заголовок FRUID EEPROM
Усі поля загального заголовка є обов’язковими для заповнення.
| Довжина поля в байтах | Опис поля | Значення FRUID EEPROM |
|
1 |
Загальний формат заголовка, версія 7:4 – зарезервовано, запис як 0000b
3:0 – номер версії формату = 1h для цієї специфікації |
01h (Установити як 00000001b) |
|
1 |
Початковий зсув внутрішньої області використання (кратно 8 байтам).
00h означає, що ця область відсутня. |
00 год (немає) |
|
1 |
Початковий зсув області інформації про шасі (кратно 8 байтам).
00h означає, що ця область відсутня. |
00 год (немає) |
|
1 |
Початковий зсув області плати (кратно 8 байтам).
00h означає, що ця область відсутня. |
01 год |
|
1 |
Початковий зсув області інформації про продукт (кратно 8 байтам).
00h означає, що ця область відсутня. |
0Ch |
|
1 |
Початковий зсув області MultiRecord (кратно 8 байтам).
00h означає, що ця область відсутня. |
00 год (немає) |
| 1 | PAD, пишіть як 00h | 00 год |
|
1 |
Загальна контрольна сума заголовка (нульова контрольна сума) |
F2h |
Загальні байти заголовка розміщуються з першої адреси EEPROM. Макет виглядає як на малюнку нижче.
Блок-схема розташування пам'яті FRUID EEPROM
Область плати FRUID EEPROM
| Довжина поля в байтах | Опис поля | Значення полів | Кодування полів |
| 1 | Версія формату області дошки 7:4 – зарезервовано, запис як 0000b 3:0 – номер версії формату | 0x01 | Встановити 1 год (0000 0001b) |
| 1 | Довжина області плати (у кратних 8 байтах) | 0x0B | 88 байт (включаючи 2 поля 00 байт) |
| 1 | Код мови | 0x00 | Встановіть 0 для англійської мови
Примітка: Інші мови наразі не підтримуються |
| 3 | Дата/час виробництва: кількість хвилин з 0:00 1.
Наймолодший байт спочатку (порядок молодшого байту) 00_00_00h = не вказано (динамічне поле) |
0x10
0x65 0xB7 |
Різниця в часі між 12:00 1/1/96 та 12:XNUMX
11 07 хвилини = b76510h – зберігається у форматі little endian |
| 1 | Байт типу/довжини виробника плати | 0xD2 | 8-бітний ASCII + LATIN1 з кодуванням 7:6 – 11b
5:0 – 010010b (18 байт даних) |
| P | Байти виробника плати | 0x49
0x6E 0x74 0x65 0x6C 0xAE |
Корпорація Intel® з кодуванням 8 біт ASCII + LATIN1 |
| продовження... | |||
| Довжина поля в байтах | Опис поля | Значення полів | Кодування полів |
| 0x20
0x43 0x6F 0x72 0x70 0x6F 0x72 0x61 0x74 0x69 0x6F 0x6E |
|||
| 1 | Назва продукту плати тип/довжина байт | 0xD5 | 8-бітний ASCII + LATIN1 з кодуванням 7:6 – 11b
5:0 – 010101b (21 байт даних) |
| Q | Байти назви продукту плати | 0X49
0X6E 0X74 0X65 0X6C 0XAE 0X20 0X46 0X50 0X47 0X41 0X20 0X50 0X41 0X43 0X20 0X4E 0X33 0X30 0X30 0X30 |
Intel FPGA PAC N8 з кодуванням 1 біт ASCII + LATIN3000 |
| 1 | Серійний номер плати Тип/довжина байт | 0xCC | 8-бітний ASCII + LATIN1 з кодуванням 7:6 – 11b
5:0 – 001100b (12 байт даних) |
| N | Байти серійного номера плати (динамічне поле) | 0x30
0x30 0x30 0x30 0x30 0x30 0x30 0x30 |
8-бітове кодування ASCII + LATIN1
Перші 1 шістнадцяткових цифр є OUI: 6 Другі 2 шістнадцяткових цифр є MAC-адресою: 6 |
| продовження... | |||
| Довжина поля в байтах | Опис поля | Значення полів | Кодування полів |
| 0x30
0x30 0x30 0x30 |
Примітка: Це кодується як exampфайл і потребує модифікації в реальному пристрої
Перші 1 шістнадцяткових цифр є OUI: 6C644 Другі 2 шістнадцяткових цифр є MAC-адресою: 6AB00E Примітка: Ідентифікувати ні запрограмований FRUID, установіть OUI та MAC-адресу на «0000». |
||
| 1 | Тип/довжина номера плати, байт | 0xCE | 8-бітний ASCII + LATIN1 з кодуванням 7:6 – 11b
5:0 – 001110b (14 байт даних) |
| M | Байти номеру плати | 0x4B
0x38 0x32 0x34 0x31 0x37 0x20 0x30 0x30 0x32 0x20 0x20 0x20 0x20 |
8-бітний ASCII + LATIN1 закодований ідентифікатором BOM.
Для довжини 14 байт кодований номер плати напрampфайл K82417-002 Примітка: Це кодується як exampфайл і потребує модифікації в реальному пристрої. Значення цього поля змінюється залежно від номера плати PBA. Версію PBA видалено у FRUID. Останні чотири байти повертаються порожніми та зарезервовані для майбутнього використання. |
| 1 | FRU File ID тип/довжина байт | 0x00 | 8-бітний ASCII + LATIN1 з кодуванням 7:6 – 00b
5:0 – 000000b (0 байт даних) FRU File Поле байтів ідентифікатора, яке має слідувати за цим, не включено, оскільки поле буде «нульовим». Примітка: FRU File байти ID. FRU File Поле версії — це попередньо визначене поле, яке надається як допомога у виробництві для перевірки file який використовувався під час виробництва або оновлення на місці для завантаження інформації FRU. Вміст залежить від виробника. Це поле також доступне в області інформації про дошку. Будь-яке або обидва поля можуть мати значення "null". |
| 1 | MMID тип/довжина байт | 0xC6 | 8-бітове кодування ASCII + LATIN1 |
| продовження... | |||
| Довжина поля в байтах | Опис поля | Значення полів | Кодування полів |
| 7:6 – 11б
5:0 – 000110b (6 байт даних) Примітка: Це кодується як exampфайл і потребує модифікації в реальному пристрої |
|||
| M | MMID байтів | 0x39
0x39 0x39 0x44 0x58 0x46 |
Відформатовано як 6 шістнадцяткових цифр. Конкретні прampу комірці поруч із Intel FPGA PAC N3000 MMID = 999DXF.
Значення цього поля залежить від полів різних SKU, як-от MMID, OPN, PBN тощо. |
| 1 | C1h (байт типу/довжини, закодований для вказівки на відсутність полів інформації). | 0xC1 | |
| Y | 00h – будь-який невикористаний простір, що залишився | 0x00 | |
| 1 | Контрольна сума області плати (нульова контрольна сума) | 0xB9 | Примітка: Контрольна сума в цій таблиці є нульовою контрольною сумою, обчисленою для значень, які використовуються в таблиці. Його потрібно перерахувати для фактичних значень Intel FPGA PAC N3000. |
| Довжина поля в байтах | Опис поля | Значення полів | Кодування полів |
| 1 | Версія формату області продукту 7:4 – зарезервовано, записуйте як 0000b
3:0 – номер версії формату = 1h для цієї специфікації |
0x01 | Встановити 1 год (0000 0001b) |
| 1 | Довжина області продукту (кратно 8 байтам) | 0x0A | Всього 80 байт |
| 1 | Код мови | 0x00 | Встановіть 0 для англійської мови
Примітка: Інші мови наразі не підтримуються |
| 1 | Ім'я виробника тип/довжина байт | 0xD2 | 8-бітний ASCII + LATIN1 з кодуванням 7:6 – 11b
5:0 – 010010b (18 байт даних) |
| N | Назва виробника в байтах | 0x49
0x6E 0x74 0x65 0x6C 0xAE 0x20 0x43 0x6F |
Корпорація Intel із кодуванням 8 біт ASCII + LATIN1 |
| продовження... | |||
| Довжина поля в байтах | Опис поля | Значення полів | Кодування полів |
| 0x72
0x70 0x6F 0x72 0x61 0x74 0x69 0x6F 0x6E |
|||
| 1 | Назва продукту тип/довжина байт | 0xD5 | 8-бітний ASCII + LATIN1 з кодуванням 7:6 – 11b
5:0 – 010101b (21 байт даних) |
| M | Назва продукту в байтах | 0x49
0x6E 0x74 0x65 0x6C 0xAE 0x20 0x46 0x50 0x47 0x41 0x20 0x50 0x41 0x43 0x20 0x4E 0x33 0x30 0x30 0x30 |
Intel FPGA PAC N8 з кодуванням 1 біт ASCII + LATIN3000 |
| 1 | Деталь продукту/номер моделі тип/довжина байт | 0xCE | 8-бітний ASCII + LATIN1 з кодуванням 7:6 – 11b
5:0 – 001110b (14 байт даних) |
| O | Номер деталі/моделі продукту в байтах | 0x42
0x44 0x2D 0x4E 0x56 0x56 0x2D 0x4E 0x33 0x30 0x30 0x30 0x2D 0x31 |
8-бітове кодування ASCII + LATIN1
ОПН для плати BD-NVV-N3000-1 Значення цього поля залежить від різних OPN Intel FPGA PAC N3000. |
| продовження... | |||
| Довжина поля в байтах | Опис поля | Значення полів | Кодування полів |
| 1 | Тип версії продукту/довжина байт | 0x01 | 8-розрядний двійковий 7:6 – 00b
5:0 – 000001b (1 байт даних) |
| R | Байти версії продукту | 0x00 | Це поле закодовано як член сім’ї |
| 1 | Тип/довжина серійного номера продукту в байтах | 0xCC | 8-бітний ASCII + LATIN1 з кодуванням 7:6 – 11b
5:0 – 001100b (12 байт даних) |
| P | Байти серійного номера продукту (динамічне поле) | 0x30
0x30 0x30 0x30 0x30 0x30 0x30 0x30 0x30 0x30 0x30 0x30 |
8-бітове кодування ASCII + LATIN1
Перші 1 шістнадцяткових цифр є OUI: 6 Другі 2 шістнадцяткових цифр є MAC-адресою: 6 Примітка: Це кодується як exampфайл і потребує модифікації в реальному пристрої. Перші 1 шістнадцяткових цифр є OUI: 6C644 Другі 2 шістнадцяткових цифр є MAC-адресою: 6AB00E Примітка: Ідентифікувати ні запрограмований FRUID, установіть OUI та MAC-адресу на «0000». |
| 1 | Актив Tag тип/довжина байт | 0x01 | 8-розрядний двійковий 7:6 – 00b
5:0 – 000001b (1 байт даних) |
| Q | Актив Tag | 0x00 | Не підтримується |
| 1 | FRU File ID тип/довжина байт | 0x00 | 8-бітний ASCII + LATIN1 з кодуванням 7:6 – 00b
5:0 – 000000b (0 байт даних) FRU File Поле байтів ідентифікатора, яке має слідувати за цим, не включено, оскільки поле буде «нульовим». |
| продовження... | |||
| Довжина поля в байтах | Опис поля | Значення полів | Кодування полів |
| Примітка: FRU file байти ID.
FRU File Поле версії — це попередньо визначене поле, яке надається як допомога у виробництві для перевірки file який використовувався під час виробництва або оновлення на місці для завантаження інформації FRU. Вміст залежить від виробника. Це поле також доступне в області інформації про дошку. Будь-яке або обидва поля можуть мати значення "null". |
|||
| 1 | C1h (байт типу/довжини, закодований для вказівки на відсутність полів інформації). | 0xC1 | |
| Y | 00h – будь-який невикористаний простір, що залишився | 0x00 | |
| 1 | Контрольна сума області інформації про продукт (нульова контрольна сума)
(Динамічне поле) |
0x9D | Примітка: контрольна сума в цій таблиці є нульовою контрольною сумою, обчисленою для значень, що використовуються в таблиці. Його потрібно перерахувати для фактичних значень Intel FPGA PAC. |
Посібник користувача контролера керування платою Intel® FPGA Programmable Acceleration Card N3000
Історія версій
Історія версій для контролера керування платою Intel FPGA Programmable Acceleration Card N3000 Посібник користувача
| Версія документа | Зміни |
| 2019.11.25 | Початковий виробничий випуск. |
Корпорація Intel. Всі права захищені. Intel, логотип Intel та інші знаки Intel є товарними знаками корпорації Intel або її дочірніх компаній. Intel гарантує роботу своїх FPGA та напівпровідникових продуктів відповідно до поточних специфікацій відповідно до стандартної гарантії Intel, але залишає за собою право вносити зміни в будь-які продукти та послуги в будь-який час без попередження. Корпорація Intel не бере на себе жодної відповідальності чи зобов’язань, що виникають у зв’язку із застосуванням або використанням будь-якої інформації, продукту чи послуги, описаних у цьому документі, за винятком випадків, чітко наданих корпорацією Intel у письмовій формі. Клієнтам Intel рекомендується отримати останню версію специфікацій пристрою, перш ніж покладатися на будь-яку опубліковану інформацію та перед тим, як розміщувати замовлення на продукти чи послуги.
*Інші назви та бренди можуть бути власністю інших осіб.
Документи / Ресурси
 |
Intel FPGA Programmable Acceleration Card N3000 Controller Board Controller [pdfПосібник користувача Плата N3000 програмованої плати прискорення FPGA, контролер керування, FPGA, плата N3000 плати програмованого прискорення, контролер керування, контролер керування платою N3000, контролер керування |
