Intel FPGA Programebla Akcela Karto N3000 Board Management Controller
Intel FPGA Programebla Akcela Karto N3000 BMC Enkonduko
Pri ĉi tiu Dokumento
Referencu la Gvidilon pri Uzanto-Administrado de Estraro pri Administrado de la Intel® FPGA Programebla Karto N3000 por lerni pli pri la funkcioj kaj funkcioj de la Intel® MAX® 10 BMC kaj por kompreni kiel legi telemetriajn datumojn sur la Intel FPGA PAC N3000 uzante PLDM super MCTP SMBus kaj I2C SMBus. . Enkonduko al Intel MAX 10 radiko de fido (RoT) kaj sekura fora sistema ĝisdatigo estas inkluzivita.
Finiteview
La Intel MAX 10 BMC respondecas pri kontrolo, monitorado kaj doni aliron al estraraj funkcioj. La Intel MAX 10 BMC interfacas kun enkonstruitaj sensiloj, la FPGA kaj la fulmo, kaj administras ŝalti/malŝalti sekvencojn, FPGA-agordon kaj telemetrian datuman balotadon. Vi povas komuniki kun la BMC per la Protokolo 1.1.1 de la versio de Platform Level Data Model (PLDM). La BMC-firmvaro estas kampo ĝisdatigebla per PCIe uzante la foran sisteman ĝisdatigfunkcion.
Karakterizaĵoj de BMC
- Agas kiel Radiko de Fido (RoT) kaj ebligas la sekurajn ĝisdatigajn funkciojn de la Intel FPGA PAC N3000.
- Kontrolas firmware- kaj FPGA-fulmajn ĝisdatigojn per PCIe.
- Administras FPGA-agordon.
- Agordas la retajn agordojn por la retempigilo C827 Ethernet.
- Kontroloj Ŝalti kaj malŝalti sekvencon kaj detekto de misfunkciadoj kun aŭtomata malŝalta protekto.
- Kontrolas potencon kaj rekomencigas sur la tabulo.
- Interfacoj kun sensiloj, FPGA-fulmo kaj QSFPoj.
- Monitoras telemetriajn datumojn (tabulotemperaturo, voltage kaj aktuala) kaj disponigas protektan agon kiam valoroj estas ekster kritika sojlo.
- Raportas telemetriajn datumojn por gastigi BMC per Platform Level Data Model (PLDM) super MCTP SMBus aŭ I2C.
- Elportas PLDM super MCTP SMBus per PCIe SMBus. 0xCE estas 8-bita sklava adreso.
- Elportas I2C SMBus. 0xBC estas la 8-bita sklava adreso.
- Aliras la Ethernet MAC-adresojn en EEPROM kaj kampanstataŭigebla unuidentigo (FRUID) EEPROM.
Intel Corporation. Ĉiuj rajtoj rezervitaj. Intel, la Intel-emblemo kaj aliaj Intel-markoj estas varmarkoj de Intel Corporation aŭ ĝiaj filioj. Intel garantias agadon de siaj FPGA kaj duonkonduktaĵoj laŭ nunaj specifoj konforme al la norma garantio de Intel, sed rezervas la rajton fari ŝanĝojn al ajnaj produktoj kaj servoj iam ajn sen avizo. Intel supozas neniun respondecon aŭ respondecon de la apliko aŭ uzo de ajna informo, produkto aŭ servo priskribita ĉi tie krom kiel eksplicite konsentite skribe de Intel. Intel-klientoj estas konsilitaj akiri la lastan version de aparato-specifoj antaŭ ol fidi je ajnaj publikigitaj informoj kaj antaŭ ol fari mendojn por produktoj aŭ servoj. *Aliaj nomoj kaj markoj povas esti postulataj kiel posedaĵo de aliaj.
BMC Altnivela Blokdiagramo
Radiko de Fido (RoT)
La Intel MAX 10 BMC funkcias kiel Root of Trust (RoT) kaj ebligas la sekuran foran sisteman ĝisdatigfunkcion de la Intel FPGA PAC N3000. La RoT inkluzivas funkciojn, kiuj povas helpi malhelpi la jenajn:
- Ŝargado aŭ plenumado de neaŭtorizita kodo aŭ dezajnoj
- Interrompaj operacioj provitaj de senprivilegia programaro, privilegiita programaro aŭ la gastiganto BMC
- Neintencita plenumo de pli malnova kodo aŭ dezajnoj kun konataj cimoj aŭ vundeblecoj ebligante la BMC revoki rajtigon
Intel® FPGA Programable Acceleration Card N3000 Board Management Controller User Guide
La Intel FPGA PAC N3000 BMC ankaŭ devigas plurajn aliajn sekurecpolitikojn rilate al aliro per diversaj interfacoj, same kiel protektas la surŝipan fulmon per skriba indico-limigo. Bonvolu raporti al la Intel FPGA Programable Acceleration Card N3000 Security User Guide por informoj pri RoT kaj sekurecaj funkcioj de la Intel FPGA PAC N3000.
Rilataj Informoj
Intel FPGA Programable Acceleration Card N3000 Security User Guide
Sekura Fora Sistema Ĝisdatigo
La BMC subtenas Sekuran RSU por la firmvaro Intel MAX 10 BMC Nios® kaj RTL-bildo kaj Intel Arria® 10 FPGA-bildaj ĝisdatigoj kun aŭtentigaj kaj integreckontroloj. La Nios-firmvaro respondecas pri aŭtentikigi la bildon dum la ĝisdatiga procezo. La ĝisdatigoj estas puŝitaj super la PCIe-interfaco al la Intel Arria 10 GT FPGA, kiu siavice skribas ĝin super la Intel Arria 10 FPGA SPI-mastro al Intel MAX 10 FPGA SPI-sklavo. Provizora fulmareo nomita staging areo stokas ajnan specon de aŭtentikiga bitfluo per SPI-interfaco. La BMC RoT-dezajno enhavas la kriptografan modulon kiu efektivigas SHA2 256 bitan hash-konfirmfunkcion kaj ECDSA 256 P 256 subskriban konfirmfunkcion por aŭtentikigi la ŝlosilojn kaj uzantbildon. Nios-firmvaro uzas la kriptografan modulon por aŭtentikigi la uzanton subskribitan bildon en la staging areo. Se aŭtentigo pasas, la Nios-firmvaro kopias la uzantbildon al uzanta fulmareo. Se la aŭtentigo malsukcesas, la Nios-firmvaro raportas eraron. Bonvolu raporti al la Intel FPGA Programable Acceleration Card N3000 Security User Guide por informoj pri RoT kaj sekurecaj funkcioj de la Intel FPGA PAC N3000.
Rilataj Informoj
Intel FPGA Programable Acceleration Card N3000 Security User Guide
Potenca Sekvenca Administrado
La BMC Power-sekvencila ŝtatmaŝino administras Intel FPGA PAC N3000-ŝalti kaj forŝalti sekvencojn por angulaj kazoj dum la ŝaltita procezo aŭ normala operacio. La fluo de potenco de Intel MAX 10 kovras la tutan procezon inkluzive de ekfunkciigo de Intel MAX 10, ekfunkciigo de Nios kaj administrado de potenco-sekvenco por agordo de FPGA. La gastiganto devas kontroli la konstruajn versiojn de kaj la Intel MAX 10 kaj FPGA, same kiel la Nios-statuson post ĉiu potenco-ciklo, kaj fari respondajn agojn se la Intel FPGA PAC N3000 renkontas angulajn kazojn kiel ekzemple Intel MAX 10 aŭ. Fiasko de ŝarĝo de konstruo de FPGA-fabriko aŭ misfunkciado de Nios. La BMC protektas la Intel FPGA PAC N3000 fermante potencon al la karto sub la sekvaj kondiĉoj:
- 12 V Helpa aŭ PCIe-randa provizo voltage estas sub 10.46 V
- FPGA kerna temperaturo atingas 100 °C
- Tabultemperaturo atingas 85 °C
Estraro Monitorado Tra Sensiloj
La monitoroj Intel MAX 10 BMC voltage, fluo kaj temperaturo de diversaj komponantoj sur la Intel FPGA PAC N3000. Gastiganta BMC povas aliri la telemetriajn datumojn per PCIe SMBus. La PCIe SMBus inter gastiganto BMC kaj Intel FPGA PAC N3000 Intel MAX 10 BMC estas dividita de kaj la PLDM super MCTP SMBus finpunkto kaj Standard I2C-sklavo al Avalon-MM-interfaco (nurlegebla).
Estraro Monitorado per PLDM super MCTP SMBus
La BMC sur la Intel FPGA PAC N3000 komunikas kun servilo BMC per la PCIe* SMBus. La MCTP-regilo subtenas Platform Level Data Model (PLDM) super Management Component Transport Protocol (MCTP) stako. MCTP-finpunkto-sklava adreso estas 0xCE defaŭlte. Ĝi povas esti reprogramita en ekvivalentan sekcion de ekstera FPGA Quad SPI-fulmo per en-grupa maniero se necese. La Intel FPGA PAC N3000 BMC subtenas subaron de la PLDM kaj MCTP-komandoj por ebligi servilon BMC akiri sensilajn datumojn kiel vol.tage, fluo kaj temperaturo.
Notu:
Platform Level Data Model (PLDM) super MCTP SMBus finpunkto estas subtenata. PLDM super MCTP per indiĝena PCIe ne estas subtenata. Kategorio de aparato SMBus: Aparato "Fiksita ne Malkovrebla" estas subtenata defaŭlte, sed ĉiuj kvar aparatkategorioj estas subtenataj kaj estas kampe reagordeblaj. ACK-Enketo estas subtenata
- Subtenata kun SMBus defaŭlta sklava adreso 0xCE.
- Subtenita kun fiksa aŭ asignita sklava adreso.
La BMC subtenas version 1.3.0 de la Baza Specifo de Administrado-Kompozanto-Transporta Protokolo (MCTP) (DTMF-specifo DSP0236), versio 1.1.1 de la PLDM por Platform Monitoring and Control-normo (DTMF-specifo DSP0248), kaj versio 1.0.0 de la PLDM por Mesaĝo-Kontrolo kaj Discovery (DTMF-specifo DSP0240).
Rilataj Informoj
Specifoj de Distribuita Administra Task Force (DMTF) Por ligo al specifaj specifoj de DMTF
SMBus-Interfaco-Rapideco
La efektivigo de Intel FPGA PAC N3000 subtenas SMBus-transakciojn ĉe 100 KHz defaŭlte.
MCTP-Paketiga Subteno
MCTP-difinoj
- La mesaĝkorpo reprezentas la utilan ŝarĝon de MCTP-mesaĝo. La mesaĝkorpo povas etendi plurajn MCTP-pakaĵojn.
- MCTP-pakaĵeto utila ŝarĝo rilatas al la parto de la mesaĝkorpo de MCTP-mesaĝo kiu estas portita en ununura MCTP-pakaĵeto.
- Transmission Unit rilatas al la grandeco de la parto de la MCTP pakaĵeto utila ŝarĝo.
Transdona Unueco Grandeco
- La bazlinia dissenda unuo (minimuma dissenda unuo) grandeco por MCTP estas 64 bajtoj.
- Ĉiuj MCTP-kontrolmesaĝoj estas postulataj por havi pakaĵetan ŝarĝon kiu estas ne pli granda ol la bazlinia dissendiunuo sen intertraktado. (La intertraktadmekanismo por pli grandaj dissendunuoj inter finpunktoj estas mesaĝo-speca kaj ne estas traktita en MCTP Base-specifo)
- Ajna MCTP-mesaĝo kies korpa grandeco estas pli granda ol 64 bajtoj devas esti dividita en multoblajn pakaĵojn por ununura mesaĝtranssendo.
MCTP Pakaj Kampoj
Ĝeneralaj Pakaj/Mesaĝaj Kampoj
Subtenataj Komando-Aroj
Subtenataj MCTP-Komandoj
- Akiru MCTP-Version-Subtenon
- Baza Spec Versio Info
- Kontrola Protokolo Versio Info
- PLDM super MCTP Versio
- Agordu Endpoint ID
- Akiru Endpoint ID
- Akiru Endpoint UUID
- Akiru Subtenon pri Mesaĝo-Tipo
- Akiru Subtenon pri Difinita Mesaĝo de Vendisto
Notu:
Por la komando Get Vendor Defined Message Support, la BMC respondas per la kompletigokodo ERROR_INVALID_DATA(0x02).
Subtenataj PLDM-Bazaj Specifaj Komandoj
- SetTID
- GetTID
- GetPLDMVersion
- GetPLDMTypes
- GetPLDMCommands
Subtena PLDM por Platforma Monitorado kaj Kontrolo-Specifika Komandoj
- SetTID
- GetTID
- GetSensorReading
- GetSensor Thresholds
- AgorduSensorThresholds
- GetPDRRepositoryInfo
- GetPDR
Notu:
La kerno de BMC Nios II sondas por malsamaj telemetriaj datumoj ĉiun 1 milisekundon, kaj la balotdaŭro daŭras ĉirkaŭ 500 ~ 800 milisekundojn, tial la respondmesaĝo kontraŭ responda peta mesaĝo de la komando GetSensorReading aŭ GetSensorThresholds laŭe ĝisdatigas ĉiujn 500 ~ 800 milisekundojn.
Notu:
GetStateSensorReadings ne estas subtenata.
PLDM Topologio kaj Hierarkio
Difinitaj Platformo-Priskribilaj Rekordoj
La Intel FPGA PAC N3000 uzas 20 Platform Descriptor Records (PDR). Intel MAX 10 BMC nur subtenas firmigitajn PDR-ojn, kie la PDR-oj ne estos aldonitaj aŭ forigitaj dinamike kiam QSFP estas ŝtopita kaj malŝtopita. Kiam malkonektita la sensila funkcia stato simple estos raportita kiel neatingebla.
Sensilaj Nomoj kaj Rekorda Tenilo
Ĉiuj PDR estas asignitaj maldiafana nombra valoro nomita la Rekorda Tenilo. Ĉi tiu valoro estas uzata por aliri individuajn PDR-ojn ene de la PDR-Deponejo per GetPDR (DTMF-specifo DSP0248). La sekva tablo estas firmigita listo de sensiloj monitoritaj sur Intel FPGA PAC N3000.
PDR-Sensilo-Nomoj kaj Rekorda Tenilo
| Funkcio | Sensila Nomo | Sensilaj Informoj | PLDM | ||
| Sensila Legado-Fonto (Komponanto) | PDR
Rekorda Tenilo |
Sojloj en PDR | Sojlaj ŝanĝoj permesite per PLDM | ||
| Tuta Intel FPGA PAC-enira potenco | Estraro | Kalkuli el PCIe-fingroj 12V Kurento kaj Voltage | 1 | 0 | Ne |
| PCIe-fingroj 12 V Kurento | 12 V Fona Fluo | PAC1932 SENSO1 | 2 | 0 | Ne |
| PCIe-fingroj 12 V Voltage | 12 V Backplane Voltage | PAC1932 SENSO1 | 3 | 0 | Ne |
| 1.2 V Rail Voltage | 1.2 V Voltage | MAX10 ADC | 4 | 0 | Ne |
| 1.8 V Rail Voltage | 1.8 V Voltage | Maksimumo 10 ADC | 6 | 0 | Ne |
| 3.3 V Rail Voltage | 3.3 V Voltage | Maksimumo 10 ADC | 8 | 0 | Ne |
| FPGA Kerno Voltage | FPGA Kerno Voltage | LTC3884 (U44) | 10 | 0 | Ne |
| FPGA Kerna Fluo | FPGA Kerna Fluo | LTC3884 (U44) | 11 | 0 | Ne |
| FPGA Kerna Temperaturo | FPGA Kerna Temperaturo | FPGA temp-diodo per TMP411 | 12 | Supra Averto: 90
Supra Fatal: 100 |
Jes |
| Tabulo Temperaturo | Tabulo Temperaturo | TMP411 (U65) | 13 | Supra Averto: 75
Supra Fatal: 85 |
Jes |
| QSFP0 Voltage | QSFP0 Voltage | Ekstera QSFP-modulo (J4) | 14 | 0 | Ne |
| QSFP0 Temperaturo | QSFP0 Temperaturo | Ekstera QSFP-modulo (J4) | 15 | Supra Averto: Valoro fiksita de QSFP-Vendisto
Supra Fatala: Valoro fiksita de QSFP-Vendisto |
Ne |
| PCIe Helpa 12V Kurento | 12 V AUX | PAC1932 SENSO2 | 24 | 0 | Ne |
| PCIe Helpa 12V Voltage | 12 V AUX Voltage | PAC1932 SENSO2 | 25 | 0 | Ne |
| QSFP1 Voltage | QSFP1 Voltage | Ekstera QSFP-modulo (J5) | 37 | 0 | Ne |
| QSFP1 Temperaturo | QSFP1 Temperaturo | Ekstera QSFP-modulo (J5) | 38 | Supra Averto: Valoro fiksita de QSFP-Vendisto
Supra Fatala: Valoro fiksita de QSFP-Vendisto |
Ne |
| PKVL A Kerna Temperaturo | PKVL A Kerna Temperaturo | PKVL-peceto (88EC055) (U18A) | 44 | 0 | Ne |
| daŭrigis… | |||||
| Funkcio | Sensila Nomo | Sensilaj Informoj | PLDM | ||
| Sensila Legado-Fonto (Komponanto) | PDR
Rekorda Tenilo |
Sojloj en PDR | Sojlaj ŝanĝoj permesite per PLDM | ||
| PKVL A Serdes Temperaturo | PKVL A Serdes Temperaturo | PKVL-peceto (88EC055) (U18A) | 45 | 0 | Ne |
| PKVL B Kerna Temperaturo | PKVL B Kerna Temperaturo | PKVL-peceto (88EC055) (U23A) | 46 | 0 | Ne |
| PKVL B Serdes Temperaturo | PKVL B Serdes Temperaturo | PKVL-peceto (88EC055) (U23A) | 47 | 0 | Ne |
Notu:
La Supra Averto kaj Supra Mortiga valoroj por QSFP estas fiksitaj de la QSFP-vendisto. Raportu al vendisto-datumfolio por la valoroj. La BMC legos ĉi tiujn sojlaj valoroj kaj raportos ilin. fpgad estas servo, kiu povas helpi vin protekti la servilon kontraŭ kraŝo, kiam la aparataro atingas supran nereakireblan aŭ pli malaltan nereakireblan sensilsojlon (ankaŭ nomatan fatala sojlo). fpgad kapablas monitori ĉiun el la 20 sensiloj raportitaj de la Estraro-Administra Regilo. Bonvolu raporti al la temo Graceful Shutdown de Intel Acceleration Stack User Guide: Intel FPGA Programable Acceleration Card N3000 por pliaj informoj.
Notu:
Kvalifikitaj OEM-servilaj sistemoj devus provizi la bezonatan malvarmigon por viaj laborŝarĝoj. Vi povas akiri la valorojn de la sensiloj rulante la sekvan OPAE-komandon kiel radikon aŭ sudo: $ sudo fpgainfo bmc
Rilataj Informoj
Intel Acceleration Stack User Guide: Intel FPGA Programebla Akcela Karto N3000
Estraro Monitorado per I2C SMBus
La norma I2C-sklavo al Avalon-MM-interfaco (nurlegebla) dividas la PCIe SMBus inter la gastiganto BMC kaj la Intel MAX 10 RoT. La Intel FPGA PAC N3000 subtenas norman I2C-sklavan interfacon kaj la sklava adreso estas 0xBC defaŭlte nur por ekster-banda aliro. Bajta adresreĝimo estas 2-bajta kompensa adresreĝimo. Jen la telemetria datuma registro-memormapo, kiun vi povas uzi por aliri informojn per la I2C-komandoj. La priskriba kolumno priskribas kiel la resenditaj registrovaloroj povas esti plu prilaboritaj por ricevi la realajn valorojn. La unuoj povas esti Celsius (°C), mA, mV, mW depende de kia sensilo vi legas.
Telemetria Datumo Registro Memoro Mapo
| Registru | Ofseto | Larĝo | Aliro | Kampo | Defaŭlta Valoro | Priskribo |
| Tabulo Temperaturo | 0x100 | 32 | RO | [31:0] | 32'h00000000 | TMP411 (U65)
Registra valoro estas signita entjero Temperaturo = registra valoro * 0.5 |
| Tabulo Temperaturo Alta Averto | 0x104 | 32 | RW | [31:0] | 32'h00000000 | TMP411 (U65)
Registrvaloro estas signita entjero |
| High Limit = registra valoro
* 0.5 |
||||||
| Tabulo-Temperatura Alta Fatala | 0x108 | 32 | RW | [31:0] | 32'h00000000 | TMP411 (U65)
Registrvaloro estas signita entjero |
| High Critical = registri valoron
* 0.5 |
||||||
| FPGA Kerna Temperaturo | 0x110 | 32 | RO | [31:0] | 32'h00000000 | TMP411 (U65)
Registrvaloro estas signita entjero |
| Temperaturo = registra valoro
* 0.5 |
||||||
| FPGA Die
Temperaturo Alta Averto |
0x114 | 32 | RW | [31:0] | 32'h00000000 | TMP411 (U65)
Registrvaloro estas signita entjero |
| High Limit = registra valoro
* 0.5 |
||||||
| daŭrigis… | ||||||
| Registru | Ofseto | Larĝo | Aliro | Kampo | Defaŭlta Valoro | Priskribo |
| FPGA Kerno Voltage | 0x13C | 32 | RO | [31:0] | 32'h00000000 | LTC3884(U44)
Voltage(mV) = registra valoro |
| FPGA Kerna Fluo | 0x140 | 32 | RO | [31:0] | 32'h00000000 | LTC3884(U44)
Current(mA) = registra valoro |
| 12v Backplane Voltage | 0x144 | 32 | RO | [31:0] | 32'h00000000 | Voltage(mV) = registra valoro |
| 12v Fona Fluo | 0x148 | 32 | RO | [31:0] | 32'h00000000 | Current(mA) = registra valoro |
| 1.2v Voltage | 0x14C | 32 | RO | [31:0] | 32'h00000000 | Voltage(mV) = registra valoro |
| 12v Aux Voltage | 0x150 | 32 | RO | [31:0] | 32'h00000000 | Voltage(mV) = registra valoro |
| 12v Aux Kurento | 0x154 | 32 | RO | [31:0] | 32'h00000000 | Current(mA) = registra valoro |
| 1.8v Voltage | 0x158 | 32 | RO | [31:0] | 32'h00000000 | Voltage(mV) = registra valoro |
| 3.3v Voltage | 0x15C | 32 | RO | [31:0] | 32'h00000000 | Voltage(mV) = registra valoro |
| Estraro | 0x160 | 32 | RO | [31:0] | 32'h00000000 | Power(mW) = registra valoro |
| PKVL A Kerna Temperaturo | 0x168 | 32 | RO | [31:0] | 32'h00000000 | PKVL1 (U18A)
Registrvaloro estas signita entjero Temperaturo = registra valoro * 0.5 |
| PKVL A Serdes Temperaturo | 0x16C | 32 | RO | [31:0] | 32'h00000000 | PKVL1 (U18A)
Registrvaloro estas signita entjero Temperaturo = registra valoro * 0.5 |
| PKVL B Kerna Temperaturo | 0x170 | 32 | RO | [31:0] | 32'h00000000 | PKVL2 (U23A)
Registrvaloro estas signita entjero Temperaturo = registra valoro * 0.5 |
| PKVL B Serdes Temperaturo | 0x174 | 32 | RO | [31:0] | 32'h00000000 | PKVL2 (U23A)
Registrvaloro estas signita entjero Temperaturo = registra valoro * 0.5 |
QSFP-valoroj estas akiritaj legante la QSFP-modulon kaj raportante la legitajn valorojn en la taŭga registro. Se la QSFP-modulo ne subtenas Digital Diagnostics Monitoring aŭ se la QSFP-modulo ne estas instalita, tiam ignoru valorojn legitajn de QSFP-registroj. Uzu la ilon de Intelligent Platform Management Interface (IPMI) por legi la telemetriajn datumojn per la I2C-buso.
I2C-komando por legi la tabultemperaturojn ĉe adreso 0x100:
En la komando sube:
- 0x20 estas la I2C-mastra busadreso de via servilo, kiu povas rekte aliri PCIe-fendojn. Ĉi tiu adreso varias laŭ la servilo. Bonvolu raporti al via servila datenfolio por la ĝusta I2C-adreso de via servilo.
- 0xBC estas la sklavadreso I2C de la Intel MAX 10 BMC.
- 4 estas la nombro da legitaj datenbajtoj
- 0x01 0x00 estas la registra adreso de la tabultemperaturo kiu estas prezentita en la tabelo.
Komando:
ipmitool i2c buso=0x20 0xBC 4 0x01 0x00
Eligo:
01110010 00000000 00000000 00000000
La eligvaloro en deksesuma estas: 0x72000000 0x72 estas 114 en decimalo. Por kalkuli la temperaturon en Celsius multipliki per 0.5: 114 x 0.5 = 57 °C
Notu:
Ne ĉiuj serviloj subtenas I2C-buson rekte aliron al PCIe-fendoj. Bonvolu kontroli vian servilan datenfolion por subtenaj informoj kaj busadreso de I2C.
Formato de datumoj EEPROM
Tiu sekcio difinas la datenformaton de kaj la MAC-Adreso EEPROM kaj la FRUID EEPROM kaj tio povas esti alirita fare de la gastiganto kaj FPGA respektive.
MAC EEPROM
Dum fabrikado, Intel programas la MAC-adreson EEPROM kun la Intel Ethernet Controller XL710-BM2 MAC-adresoj. La Intel MAX 10 aliras la adresojn en la MAC-adreso EEPROM per la I2C-buso. Malkovru la MAC-adreson per la sekva komando: $ sudo fpga mac
La MAC-adreso EEPROM nur enhavas la komencan 6-bajtan MAC-adreson ĉe adreso 0x00h sekvita de la MAC-adreskalkulo de 08. La komenca MAC-adreso ankaŭ estas presita sur la etikedo-glumarko sur la malantaŭa flanko de la Presita Cirkvito-Estraro (PCB). La OPAE-ŝoforo disponigas sysfs-nodojn por akiri la komencan MAC-adreson de la sekva loko: /sys/class/fpga/intel-fpga-dev.*/intel-fpga-fme.*/spi altera.*.auto/spi_master/ spi */spi*/mac_address Komencanta MAC-adreso Ekzample: 644C360F4430 La OPAE-ŝoforo akiras la kalkulon de la sekva loko: /sys/class/fpga/ intel-fpga-dev.*/intel-fpga-fme.*/spi-altera.*.auto/spi_master/ spi*/ spi*/mac_count MAC-kalkulo Ekzample: 08 De la komenca MAC-adreso, la ceteraj sep MAC-adresoj estas akiritaj sinsekve pliigante la Least Significant Byte (LSB) de la komenca MAC-adreso per kalkulo de unu por ĉiu posta MAC-adreso. Posta MAC-adreso ekzample:
- 644C360F4431
- 644C360F4432
- 644C360F4433
- 644C360F4434
- 644C360F4435
- 644C360F4436
- 644C360F4437
Notu: Se vi uzas ES Intel FPGA PAC N3000, la MAC EEPROM eble ne estas programita. Se la MAC EEPROM ne estas programita tiam la unua MAC-adreso legita revenas kiel FFFFFFFFFFFF.
Field Replaceable Unit Identification (FRUIDO) EEPROM-Aliro
Vi nur povas legi la kampan anstataŭigeblan unuidentigon (FRUID) EEPROM (0xA0) de la gastiga BMC per SMBus. La strukturo en la FRUID EEPROM estas bazita sur la IPMI-specifo, Platform Management FRU Information Storage Definition, v1.3, la 24-an de marto 2015, de kiu estrara informstrukturo estas derivita. La FRUID EEPROM sekvas la komunan kapformaton kun Board Area kaj Product Info Area. Rigardu la suban tabelon por kiuj kampoj en la komuna kaplinio validas por la FRUID EEPROM.
Komuna Kapo de FRUID EEPROM
Ĉiuj kampoj en la komuna kaplinio estas devigaj.
| Kampa Longo en bajtoj | Kampa Priskribo | FRUID EEPROM Valoro |
|
1 |
Komuna Header Format Versio 7:4 - rezervita, skribu kiel 0000b
3:0 - formata versio numero = 1h por ĉi tiu specifo |
01h (Agordita kiel 00000001b) |
|
1 |
Interna Uza Areo Komencanta Ofseto (en multobloj de 8 bajtoj).
00h indikas, ke ĉi tiu areo ne ĉeestas. |
00h (ne ĉeestas) |
|
1 |
Ĉasio Info Areo Komenca Ofseto (en multobloj de 8 bajtoj).
00h indikas, ke ĉi tiu areo ne ĉeestas. |
00h (ne ĉeestas) |
|
1 |
Board Area Starting Offset (en multobloj de 8 bajtoj).
00h indikas, ke ĉi tiu areo ne ĉeestas. |
01h |
|
1 |
Produkta Informo Areo Komencanta Ofseto (en multobloj de 8 bajtoj).
00h indikas, ke ĉi tiu areo ne ĉeestas. |
0 Ch |
|
1 |
MultiRecord Area Starting Offset (en multobloj de 8 bajtoj).
00h indikas, ke ĉi tiu areo ne ĉeestas. |
00h (ne ĉeestas) |
| 1 | PAD, skribu kiel 00h | 00h |
|
1 |
Komuna Kapa Kontrolsumo (nul Kontrolsumo) |
F2h |
La komunaj titolbajtoj estas metitaj de la unua adreso de la EEPROM. La aranĝo aspektas kiel la suba figuro.
FRUID EEPROM Memora Aranĝo-Blokdiagramo
FRUID EEPROM Estraro-Areo
| Kampa Longo en bajtoj | Kampa Priskribo | Kampaj Valoroj | Kampa Kodado |
| 1 | Estraro Area Formato Versio 7:4 - rezervita, skribu kiel 0000b 3:0 - formata versio numero | 0x01 | Agordu al 1h (0000 0001b) |
| 1 | Daŭro de la estraro (en multobloj de 8 bajtoj) | 0x0B | 88 bajtoj (inkludas 2 pad 00 bajtoj) |
| 1 | Lingva Kodo | 0x00 | Agordu al 0 por la angla
Notu: Neniuj aliaj lingvoj estas subtenataj nuntempe |
| 3 | Fabrikado Dato / Tempo: Nombro da minutoj de 0:00 horoj 1/1/96.
Malplej Signifa bajto unue (malgranda endian) 00_00_00h = nespecifita (Dinamika kampo) |
0x10
0x65 0xB7 |
Hordiferenco inter 12:00 AM 1/1/96 ĝis 12 PM
11/07/2018 estas 12018960 minutoj = b76510h - stokita en little endian formato |
| 1 | Tabulo Fabrikisto tipo/longa bajto | 0xD2 | 8-bita ASCII + LATIN1 kodita 7:6 - 11b
5:0 - 010010b (18 bajtoj da datenoj) |
| P | Tabulo Fabrikisto bajtoj | 0x49
0x6E 0x74 0x65 0x6C 0xAE |
8-bita ASCII + LATIN1 kodita Intel® Corporation |
| daŭrigis… | |||
| Kampa Longo en bajtoj | Kampa Priskribo | Kampaj Valoroj | Kampa Kodado |
| 0x20
0x43 0x6F 0x72 0x70 0x6F 0x72 0x61 0x74 0x69 0x6F 0x6E |
|||
| 1 | Tabulo Produkta Nomo tipo/longa bajto | 0xD5 | 8-bita ASCII + LATIN1 kodita 7:6 - 11b
5:0 - 010101b (21 bajtoj da datenoj) |
| Q | Tabulo Produkta Nomo bajtoj | 0X49
0X6E 0X74 0X65 0X6C 0XAE 0X20 0X46 0X50 0X47 0X41 0X20 0X50 0X41 0X43 0X20 0X4E 0X33 0X30 0X30 0X30 |
8-bita ASCII + LATIN1 kodita Intel FPGA PAC N3000 |
| 1 | Tabulo Seria Numero tipo/longa bajto | 0xCC | 8-bita ASCII + LATIN1 kodita 7:6 - 11b
5:0 - 001100b (12 bajtoj da datenoj) |
| N | Estraro Seria Numero-bajtoj (Dinamika kampo) | 0x30
0x30 0x30 0x30 0x30 0x30 0x30 0x30 |
8-bita ASCII + LATIN1 kodita
Unuaj 1 seksaj ciferoj estas OUI: 6 Duaj 2 seksaj ciferoj estas MAC-adreso: 6 |
| daŭrigis… | |||
| Kampa Longo en bajtoj | Kampa Priskribo | Kampaj Valoroj | Kampa Kodado |
| 0x30
0x30 0x30 0x30 |
Notu: Ĉi tio estas kodita kiel eksample kaj devas esti modifita en reala aparato
Unuaj 1 seksaj ciferoj estas OUI: 6C644 Duaj 2 seksaj ciferoj estas MAC-adreso: 6AB00E Notu: Identigi ne programita FRUID, agordu OUI kaj MAC-adreson al "0000". |
||
| 1 | Tabulo Parta Nombro tipo/longa bajto | 0xCE | 8-bita ASCII + LATIN1 kodita 7:6 - 11b
5:0 - 001110b (14 bajtoj da datenoj) |
| M | Estraro Partnumero bajtoj | 0x4B
0x38 0x32 0x34 0x31 0x37 0x20 0x30 0x30 0x32 0x20 0x20 0x20 0x20 |
8-bita ASCII + LATIN1 kodita kun BOM-ID.
Por 14 bajta longo, la kodita tabulo partnumero ekzample estas K82417-002 Notu: Ĉi tio estas kodita kiel eksample kaj devas esti modifita en reala aparato. Ĉi tiu kampa valoro varias laŭ malsama tabulo PBA-nombro. PBA-Revizio estis forigita en FRUID. Ĉi tiuj lastaj kvar bajtoj revenas malplenaj kaj estas rezervitaj por estonta uzo. |
| 1 | FRU File ID-tipo/longa bajto | 0x00 | 8-bita ASCII + LATIN1 kodita 7:6 - 00b
5:0 - 000000b (0 bajtoj da datenoj) La FRU File ID-bajta kampo kiu devus sekvi ĉi tion ne estas inkluzivita ĉar la kampo estus "nula". Notu: FRU File ID-bajtoj. La FRU File versio-kampo estas antaŭdifinita kampo provizita kiel produktadhelpo por kontroli la file kiu estis uzita dum fabrikado aŭ kampa ĝisdatigo por ŝarĝi la FRU-informojn. La enhavo estas fabrikisto-specifa. Ĉi tiu kampo ankaŭ estas provizita en la estraro-Informo. Ĉiu aŭ ambaŭ kampoj povas esti 'nulaj'. |
| 1 | MMID tipo/longa bajto | 0xC6 | 8-bita ASCII + LATIN1 kodita |
| daŭrigis… | |||
| Kampa Longo en bajtoj | Kampa Priskribo | Kampaj Valoroj | Kampa Kodado |
| 7:6 – 11b
5:0 - 000110b (6 bajtoj da datenoj) Notu: Ĉi tio estas kodita kiel eksample kaj devas esti modifita en reala aparato |
|||
| M | MMID-bajtoj | 0x39
0x39 0x39 0x44 0x58 0x46 |
Formatita kiel 6 seksciferoj. Specifa ekzample en ĉelo kune kun Intel FPGA PAC N3000 MMID = 999DXF.
Ĉi tiu kampa valoro varias laŭ malsamaj SKU-kampoj kiel MMID, OPN, PBN ktp. |
| 1 | C1h (tipo/longa bajto kodita por indiki ne pliajn informkampojn). | 0xC1 | |
| Y | 00h - ajna restanta neuzata spaco | 0x00 | |
| 1 | Estraro-Area Kontrolsumo (nul ĉeksumo) | 0xB9 | Notu: La kontrolsumo en ĉi tiu tabelo estas nula kontrolsumo komputita por la valoroj uzitaj en la tabelo. Ĝi devas esti rekomputita por la realaj valoroj de Intel FPGA PAC N3000. |
| Kampa Longo en bajtoj | Kampa Priskribo | Kampaj Valoroj | Kampa Kodado |
| 1 | Produkta Areo Formato Versio 7:4 - rezervita, skribu kiel 0000b
3:0 - formata versio numero = 1h por ĉi tiu specifo |
0x01 | Agordu al 1h (0000 0001b) |
| 1 | Longo de Produktareo (en multobloj de 8 bajtoj) | 0x0A | Entute 80 bajtoj |
| 1 | Lingva Kodo | 0x00 | Agordu al 0 por la angla
Notu: Neniuj aliaj lingvoj estas subtenataj nuntempe |
| 1 | Fabrikisto Nomo tipo/longa bajto | 0xD2 | 8-bita ASCII + LATIN1 kodita 7:6 - 11b
5:0 - 010010b (18 bajtoj da datenoj) |
| N | Fabrikisto Nomo bajtoj | 0x49
0x6E 0x74 0x65 0x6C 0xAE 0x20 0x43 0x6F |
8-bita ASCII + LATIN1 kodita Intel Corporation |
| daŭrigis… | |||
| Kampa Longo en bajtoj | Kampa Priskribo | Kampaj Valoroj | Kampa Kodado |
| 0x72
0x70 0x6F 0x72 0x61 0x74 0x69 0x6F 0x6E |
|||
| 1 | Produkta Nomo tipo/longa bajto | 0xD5 | 8-bita ASCII + LATIN1 kodita 7:6 - 11b
5:0 - 010101b (21 bajtoj da datenoj) |
| M | Produkta Nomo bajtoj | 0x49
0x6E 0x74 0x65 0x6C 0xAE 0x20 0x46 0x50 0x47 0x41 0x20 0x50 0x41 0x43 0x20 0x4E 0x33 0x30 0x30 0x30 |
8-bita ASCII + LATIN1 kodita Intel FPGA PAC N3000 |
| 1 | Produkta Parto/Modela Nombro tipo/longa bajto | 0xCE | 8-bita ASCII + LATIN1 kodita 7:6 - 11b
5:0 - 001110b (14 bajtoj da datenoj) |
| O | Produkta Parto/Modela Nombro bajtoj | 0x42
0x44 0x2D 0x4E 0x56 0x56 0x2D 0x4E 0x33 0x30 0x30 0x30 0x2D 0x31 |
8-bita ASCII + LATIN1 kodita
OPN por la tabulo BD-NVV-N3000-1 Ĉi tiu kampa valoro varias laŭ malsamaj Intel FPGA PAC N3000 OPN-oj. |
| daŭrigis… | |||
| Kampa Longo en bajtoj | Kampa Priskribo | Kampaj Valoroj | Kampa Kodado |
| 1 | Produkta Versio tipo/longa bajto | 0x01 | 8-bita binara 7:6 - 00b
5:0 - 000001b (1 bajto da datenoj) |
| R | Produkta Versio bajtoj | 0x00 | Ĉi tiu kampo estas kodita kiel familiano |
| 1 | Produkta Seria Numero tipo/longa bajto | 0xCC | 8-bita ASCII + LATIN1 kodita 7:6 - 11b
5:0 - 001100b (12 bajtoj da datenoj) |
| P | Produkta Seria Numero-bajtoj (Dinamika kampo) | 0x30
0x30 0x30 0x30 0x30 0x30 0x30 0x30 0x30 0x30 0x30 0x30 |
8-bita ASCII + LATIN1 kodita
Unuaj 1 seksaj ciferoj estas OUI: 6 Duaj 2 seksaj ciferoj estas MAC-adreso: 6 Notu: Ĉi tio estas kodita kiel eksample kaj devas esti modifita en reala aparato. Unuaj 1 seksaj ciferoj estas OUI: 6C644 Duaj 2 seksaj ciferoj estas MAC-adreso: 6AB00E Notu: Identigi ne programita FRUID, agordu OUI kaj MAC-adreson al "0000". |
| 1 | Aktivo Tag tipo/longa bajto | 0x01 | 8-bita binara 7:6 - 00b
5:0 - 000001b (1 bajto da datenoj) |
| Q | Aktivo Tag | 0x00 | Ne subtenata |
| 1 | FRU File ID-tipo/longa bajto | 0x00 | 8-bita ASCII + LATIN1 kodita 7:6 - 00b
5:0 - 000000b (0 bajtoj da datenoj) La FRU File ID-bajta kampo kiu devus sekvi ĉi tion ne estas inkluzivita ĉar la kampo estus "nula". |
| daŭrigis… | |||
| Kampa Longo en bajtoj | Kampa Priskribo | Kampaj Valoroj | Kampa Kodado |
| Notu: FRU file ID-bajtoj.
La FRU File versio-kampo estas antaŭdifinita kampo provizita kiel produktadhelpo por kontroli la file kiu estis uzita dum fabrikado aŭ kampa ĝisdatigo por ŝarĝi la FRU-informojn. La enhavo estas fabrikisto-specifa. Ĉi tiu kampo ankaŭ estas provizita en la estraro-Informo. Ĉiu aŭ ambaŭ kampoj povas esti 'nulaj'. |
|||
| 1 | C1h (tipo/longa bajto kodita por indiki ne pliajn informkampojn). | 0xC1 | |
| Y | 00h - ajna restanta neuzata spaco | 0x00 | |
| 1 | Produkta Informo Areo Kontrolsumo (nulkontrolsumo)
(Dinamika Kampo) |
0x9D | Notu: la kontrolsumo en ĉi tiu tabelo estas nula kontrolsumo komputita por la valoroj uzitaj en la tabelo. Ĝi devas esti rekomputita por la realaj valoroj de Intel FPGA PAC. |
Intel® FPGA Programable Acceleration Card N3000 Board Management Controller User Guide
Historio de Revizio
Reviziohistorio por la Intel FPGA Programable Acceleration Card N3000 Board Management Controller User Guide
| Dokumenta Versio | Ŝanĝoj |
| 2019.11.25 | Komenca Produktado-Eldono. |
Intel Corporation. Ĉiuj rajtoj rezervitaj. Intel, la Intel-emblemo kaj aliaj Intel-markoj estas varmarkoj de Intel Corporation aŭ ĝiaj filioj. Intel garantias agadon de siaj FPGA kaj duonkonduktaĵoj laŭ nunaj specifoj konforme al la norma garantio de Intel, sed rezervas la rajton fari ŝanĝojn al ajnaj produktoj kaj servoj iam ajn sen avizo. Intel supozas neniun respondecon aŭ respondecon de la apliko aŭ uzo de ajna informo, produkto aŭ servo priskribita ĉi tie krom kiel eksplicite konsentite skribe de Intel. Intel-klientoj estas konsilitaj akiri la lastan version de aparato-specifoj antaŭ ol fidi je ajnaj publikigitaj informoj kaj antaŭ ol fari mendojn por produktoj aŭ servoj.
*Aliaj nomoj kaj markoj povas esti postulataj kiel posedaĵo de aliaj.
Dokumentoj/Rimedoj
 |
Intel FPGA Programebla Akcela Karto N3000 Board Management Controller [pdf] Uzantogvidilo FPGA Programebla Akcela Karto N3000 Estraro, Administra Regilo, FPGA, Programebla Akcela Karto N3000 Estraro, Administra Regilo, N3000 Estrara Administra Regilo, Administra Regilo |
