Tarjeta de aceleración programable Intel FPGA, controlador de gestión de placa N3000

Tarjeta de aceleración programable Intel FPGA N3000 BMC Introducción

Acerca de este documento

Consulte la Guía del usuario de administración de placa de la tarjeta de aceleración programable Intel FPGA N3000 para obtener más información sobre las funciones y características de Intel® MAX® 10 BMC y para comprender cómo leer datos de telemetría en Intel FPGA PAC N3000 usando PLDM sobre MCTP SMBus y I2C SMBus. . Se incluye una introducción a la raíz de confianza (RoT) de Intel MAX 10 y una actualización remota segura del sistema.

Encimaview
El Intel MAX 10 BMC es responsable de controlar, monitorear y otorgar acceso a las funciones de la placa. El Intel MAX 10 BMC interactúa con sensores integrados, FPGA y flash, y administra secuencias de encendido/apagado, configuración de FPGA y sondeo de datos de telemetría. Puede comunicarse con el BMC utilizando el protocolo versión 1.1.1 del modelo de datos a nivel de plataforma (PLDM). El firmware del BMC se puede actualizar en campo a través de PCIe mediante la función de actualización remota del sistema.

Características de BMC

• Actúa como raíz de confianza (RoT) y habilita las funciones de actualización segura de Intel FPGA PAC N3000.
• Controla las actualizaciones de firmware y flash FPGA a través de PCIe.
• Gestiona la configuración de FPGA.
• Configura los ajustes de red para el dispositivo temporizador Ethernet C827.
• Controles Secuenciación de encendido y apagado y detección de fallas con protección de apagado automático.
• Controla la alimentación y se reinicia en la placa.
• Interfaces con sensores, flash FPGA y QSFP.
• Supervisa los datos de telemetría (temperatura de la placa, vol.tage y actual) y proporciona acción protectora cuando las lecturas están fuera del umbral crítico.
  • Informa datos de telemetría al host BMC a través del modelo de datos a nivel de plataforma (PLDM) a través de MCTP SMBus o I2C.
  • Admite PLDM sobre MCTP SMBus a través de PCIe SMBus. 0xCE es una dirección esclava de 8 bits.
  • Admite SMBus I2C. 0xBC es la dirección esclava de 8 bits.
• Accede a las direcciones MAC de Ethernet en EEPROM y a la EEPROM de identificación de unidad reemplazable en campo (FRUID).

Corporación Intel. Reservados todos los derechos. Intel, el logotipo de Intel y otras marcas de Intel son marcas comerciales de Intel Corporation o sus subsidiarias. Intel garantiza el rendimiento de sus productos semiconductores y FPGA según las especificaciones actuales de acuerdo con la garantía estándar de Intel, pero se reserva el derecho de realizar cambios en cualquier producto y servicio en cualquier momento sin previo aviso. Intel no asume ninguna responsabilidad que surja de la aplicación o el uso de cualquier información, producto o servicio descrito en este documento, excepto que Intel lo acuerde expresamente por escrito. Se recomienda a los clientes de Intel que obtengan la última versión de las especificaciones del dispositivo antes de confiar en cualquier información publicada y antes de realizar pedidos de productos o servicios. *Otros nombres y marcas pueden reclamarse como propiedad de otros.

Diagrama de bloques de alto nivel de BMC

Raíz de Confianza (RoT)
Intel MAX 10 BMC actúa como raíz de confianza (RoT) y habilita la función de actualización remota segura del sistema de Intel FPGA PAC N3000. El RoT incluye funciones que pueden ayudar a prevenir lo siguiente:

• Carga o ejecución de código o diseños no autorizados.
• Operaciones disruptivas intentadas por software sin privilegios, software privilegiado o el BMC host
• Ejecución no intencionada de código o diseños antiguos con errores o vulnerabilidades conocidos al permitir que BMC revoque la autorización

Guía del usuario del controlador de administración de placa N3000 de la tarjeta de aceleración programable Intel® FPGA

El Intel FPGA PAC N3000 BMC también aplica otras políticas de seguridad relacionadas con el acceso a través de varias interfaces, además de proteger la memoria flash integrada mediante la limitación de la velocidad de escritura. Consulte la Guía del usuario de seguridad de la tarjeta de aceleración programable Intel FPGA N3000 para obtener información sobre RoT y las características de seguridad de Intel FPGA PAC N3000.

Información relacionada
Guía del usuario de seguridad de la tarjeta de aceleración programable Intel FPGA N3000

Actualización remota segura del sistema
El BMC admite Secure RSU para las actualizaciones de firmware e imagen RTL de Intel MAX 10 BMC Nios® y de imagen FPGA Intel Arria® 10 con comprobaciones de autenticación e integridad. El firmware de Nios se encarga de autenticar la imagen durante el proceso de actualización. Las actualizaciones se envían a través de la interfaz PCIe al FPGA Intel Arria 10 GT, que a su vez las escribe a través del maestro SPI del FPGA Intel Arria 10 al esclavo SPI del FPGA Intel MAX 10. Un área de flash temporal llamada stagEl área de procesamiento almacena cualquier tipo de flujo de bits de autenticación a través de la interfaz SPI. El diseño BMC RoT contiene el módulo criptográfico que implementa la función de verificación de hash SHA2 de 256 bits y la función de verificación de firma ECDSA 256 P 256 para autenticar las claves y la imagen del usuario. El firmware Nios utiliza el módulo criptográfico para autenticar la imagen firmada por el usuario en el s.tagárea de trabajo. Si se supera la autenticación, el firmware de Nios copia la imagen del usuario en el área flash del usuario. Si la autenticación falla, el firmware de Nios informa un error. Consulte la Guía del usuario de seguridad de la tarjeta de aceleración programable Intel FPGA N3000 para obtener información sobre RoT y las características de seguridad de Intel FPGA PAC N3000.

Información relacionada
Guía del usuario de seguridad de la tarjeta de aceleración programable Intel FPGA N3000

Gestión de secuencia de energía
La máquina de estado del secuenciador BMC Power administra las secuencias de encendido y apagado de Intel FPGA PAC N3000 para casos de esquina durante el proceso de encendido o el funcionamiento normal. El flujo de encendido de Intel MAX 10 cubre todo el proceso, incluido el arranque de Intel MAX 10, el arranque de Nios y la administración de secuencia de energía para la configuración de FPGA. El host debe verificar las versiones de compilación de Intel MAX 10 y FPGA, así como el estado de Nios después de cada ciclo de encendido, y tomar las acciones correspondientes en caso de que Intel FPGA PAC N3000 se encuentre con casos de esquina como Intel MAX 10 o Fallo de carga de compilación de fábrica de FPGA o fallo de arranque de Nios. El BMC protege el Intel FPGA PAC N3000 cortando la alimentación a la tarjeta en las siguientes condiciones:

• Volumen de suministro de borde auxiliar o PCIe de 12 Vtage está por debajo de 10.46 V
• La temperatura del núcleo FPGA alcanza los 100°C
• La temperatura del tablero alcanza los 85 °C

Monitoreo de placa a través de sensores
Los monitores Intel MAX 10 BMC vol.tage, corriente y temperatura de varios componentes en el Intel FPGA PAC N3000. El host BMC puede acceder a los datos de telemetría a través de PCIe SMBus. El PCIe SMBus entre el host BMC y el Intel FPGA PAC N3000 Intel MAX 10 BMC es compartido tanto por el punto final PLDM sobre MCTP SMBus como por el esclavo I2C estándar a la interfaz Avalon-MM (solo lectura).

Monitoreo de placa a través de PLDM sobre MCTP SMBus

El BMC en Intel FPGA PAC N3000 se comunica con un servidor BMC a través del PCIe* SMBus. El controlador MCTP admite el modelo de datos a nivel de plataforma (PLDM) sobre la pila del protocolo de transporte de componentes de gestión (MCTP). La dirección esclava del punto final MCTP es 0xCE de forma predeterminada. Se puede reprogramar en la sección correspondiente del flash FPGA Quad SPI externo a través de banda si es necesario. El BMC Intel FPGA PAC N3000 admite un subconjunto de comandos PLDM y MCTP para permitir que un servidor BMC obtenga datos de sensores como vol.tage, corriente y temperatura.

Nota: 
Se admite el modelo de datos a nivel de plataforma (PLDM) sobre el punto final MCTP SMBus. No se admite PLDM sobre MCTP a través de PCIe nativo. Categoría de dispositivo SMBus: el dispositivo “Fijo no detectable” se admite de forma predeterminada, pero las cuatro categorías de dispositivos son compatibles y se pueden reconfigurar en campo. Se admite ACK-Poll

• Compatible con la dirección esclava predeterminada de SMBus 0xCE.
• Soportado con una dirección esclava fija o asignada.

El BMC admite la versión 1.3.0 de la especificación básica del Protocolo de transporte de componentes de gestión (MCTP) (especificación DTMF DSP0236), la versión 1.1.1 del estándar PLDM para control y supervisión de plataformas (especificación DTMF DSP0248) y la versión 1.0.0 del PLDM para control y descubrimiento de mensajes (especificación DTMF DSP0240).

Información relacionada
Especificaciones del Grupo de trabajo de gestión distribuida (DMTF) Para obtener un enlace a especificaciones DMTF específicas

Velocidad de la interfaz SMBus

La implementación Intel FPGA PAC N3000 admite transacciones SMBus a 100 KHz de forma predeterminada.

Soporte de paquetización MCTP

Definiciones de MCTP

• El cuerpo del mensaje representa la carga útil de un mensaje MCTP. El cuerpo del mensaje puede abarcar varios paquetes MCTP.
• La carga útil del paquete MCTP se refiere a la parte del cuerpo del mensaje de un mensaje MCTP que se transporta en un único paquete MCTP.
• Unidad de transmisión se refiere al tamaño de la porción de la carga útil del paquete MCTP.

Tamaño de la unidad de transmisión

• El tamaño de la unidad de transmisión básica (unidad de transmisión mínima) para MCTP es de 64 bytes.
• Se requiere que todos los mensajes de control MCTP tengan una carga útil de paquete que no sea mayor que la unidad de transmisión básica sin negociación. (El mecanismo de negociación para unidades de transmisión más grandes entre puntos finales es específico del tipo de mensaje y no se aborda en la especificación MCTP Base)
• Cualquier mensaje MCTP cuyo tamaño del cuerpo del mensaje sea superior a 64 bytes se dividirá en varios paquetes para la transmisión de un solo mensaje.

Campos de paquetes MCTP

Campos genéricos de paquetes/mensajes

Conjuntos de comandos admitidos

Comandos MCTP admitidos

• Obtenga soporte para la versión MCTP
  • Información de versión de especificación básica
  • Información de versión del protocolo de control
  • Versión PLDM sobre MCTP
• Establecer ID de punto final
• Obtener ID de terminal
• Obtener UUID del punto final
• Obtenga soporte para tipos de mensajes
• Obtenga soporte de mensajes definidos por el proveedor

Nota: 
Para el comando Obtener soporte de mensajes definidos por el proveedor, el BMC responde con el código de finalización ERROR_INVALID_DATA(0x02).

Comandos de especificación base PLDM compatibles

• Establecer TID
• Obtener TID
• Obtener la versión PLDM
• Obtener tipos de PLDM
• Obtener comandos PLDM

PLDM compatible con comandos de especificación de control y supervisión de plataforma

• Establecer TID
• Obtener TID
• Obtener lectura del sensor
• Obtener umbrales de sensor
• Establecer umbrales de sensor
• Obtener información del repositorio PDR
• ObtenerPDR

Nota: 
El núcleo BMC Nios II sondea diferentes datos de telemetría cada 1 milisegundo y la duración del sondeo toma alrededor de 500 a 800 milisegundos, por lo tanto, el mensaje de respuesta frente al mensaje de solicitud correspondiente del comando GetSensorReading o GetSensorThresholds se actualiza en consecuencia cada 500 a 800 milisegundos.

Nota: 
GetStateSensorReadings no es compatible.

Topología y jerarquía de PLDM

Registros de descriptores de plataforma definidos
El Intel FPGA PAC N3000 utiliza 20 registros de descriptores de plataforma (PDR). Intel MAX 10 BMC solo admite PDR consolidados donde los PDR no se agregarán ni eliminarán dinámicamente cuando QSFP esté conectado y desconectado. Cuando se desenchufe, el estado operativo del sensor simplemente se informará como no disponible.

Nombres de sensores y identificador de registro
A todos los PDR se les asigna un valor numérico opaco llamado Controlador de registro. Este valor se utiliza para acceder a PDR individuales dentro del repositorio de PDR a través de GetPDR (especificación DTMF DSP0248). La siguiente tabla es una lista consolidada de sensores monitoreados en Intel FPGA PAC N3000.

Nombres de sensores PDR y identificador de registro

Función	Nombre del sensor	Información del sensor	PLDM
		Fuente de lectura del sensor (componente)	PDR Controlador de registro	Umbrales en PDR	Cambios de umbral permitido a través de PLDM
Potencia de entrada total de Intel FPGA PAC	Poder de tablero	Calcule a partir de dedos PCIe corriente y volumen de 12 Vtage	1	0	No
Dedos PCIe 12 V Corriente	Corriente de placa posterior de 12 V	PAC1932 SENTIDO1	2	0	No
Dedos PCIe 12 V Vol.tage	Volumen del plano posterior de 12 Vtage	PAC1932 SENTIDO1	3	0	No
Volumen de carril de 1.2 Vtage	Vol. 1.2 Vtage	ADC MAX10	4	0	No
Volumen de carril de 1.8 Vtage	Vol. 1.8 Vtage	MÁXIMO 10 ACC	6	0	No
Volumen de carril de 3.3 Vtage	Vol. 3.3 Vtage	MÁXIMO 10 ACC	8	0	No
Núcleo de FPGA Vol.tage	Núcleo de FPGA Vol.tage	LTC3884 (U44)	10	0	No
Corriente del núcleo FPGA	Corriente del núcleo FPGA	LTC3884 (U44)	11	0	No
Temperatura del núcleo FPGA	Temperatura del núcleo FPGA	Diodo de temperatura FPGA a través de TMP411	12	Advertencia superior: 90 Fatal superior: 100	Sí
Temperatura del tablero	Temperatura del tablero	TMP411 (U65)	13	Advertencia superior: 75 Fatal superior: 85	Sí
QSFP0 Vol.tage	QSFP0 Vol.tage	Módulo QSFP externo (J4)	14	0	No
Temperatura QSFP0	Temperatura QSFP0	Módulo QSFP externo (J4)	15	Advertencia superior: valor establecido por el proveedor de QSFP Upper Fatal: valor establecido por el proveedor QSFP	No
Corriente auxiliar PCIe de 12 V	12 V auxiliar	PAC1932 SENTIDO2	24	0	No
PCIe Auxiliar 12V Vol.tage	Volumen auxiliar de 12 Vtage	PAC1932 SENTIDO2	25	0	No
QSFP1 Vol.tage	QSFP1 Vol.tage	Módulo QSFP externo (J5)	37	0	No
Temperatura QSFP1	Temperatura QSFP1	Módulo QSFP externo (J5)	38	Advertencia superior: valor establecido por el proveedor de QSFP Upper Fatal: valor establecido por el proveedor QSFP	No
PKVL A Temperatura central	PKVL A Temperatura central	Chip PKVL (88EC055) (U18A)	44	0	No
continuado…

Función	Nombre del sensor	Información del sensor	PLDM
		Fuente de lectura del sensor (componente)	PDR Controlador de registro	Umbrales en PDR	Cambios de umbral permitido a través de PLDM
PKVL A Serdes Temperatura	PKVL A Serdes Temperatura	Chip PKVL (88EC055) (U18A)	45	0	No
Temperatura central de PKVL B	Temperatura central de PKVL B	Chip PKVL (88EC055) (U23A)	46	0	No
PKVL B Serdes Temperatura	PKVL B Serdes Temperatura	Chip PKVL (88EC055) (U23A)	47	0	No

Nota: 
Los valores de Advertencia superior y Fatal superior para QSFP los establece el proveedor de QSFP. Consulte la hoja de datos del proveedor para conocer los valores. El BMC leerá estos valores umbral y los informará. fpgad es un servicio que puede ayudarle a proteger el servidor contra fallas cuando el hardware alcanza un umbral de sensor superior no recuperable o inferior no recuperable (también llamado umbral fatal). fpgad es capaz de monitorear cada uno de los 20 sensores reportados por el Board Management Controller. Consulte el tema Apagado elegante de la Guía del usuario de Intel Acceleration Stack: Tarjeta de aceleración programable Intel FPGA N3000 para obtener más información.

Nota:
Los sistemas de servidores OEM calificados deben proporcionar la refrigeración necesaria para sus cargas de trabajo. Puedes obtener los valores de los sensores ejecutando el siguiente comando OPAE como root o sudo: $ sudo fpgainfo bmc

Información relacionada
Guía del usuario de Intel Acceleration Stack: Tarjeta de aceleración programable Intel FPGA N3000

Monitoreo de placa a través de I2C SMBus

El esclavo I2C estándar a la interfaz Avalon-MM (solo lectura) comparte el SMBus PCIe entre el BMC host y el Intel MAX 10 RoT. El Intel FPGA PAC N3000 admite la interfaz esclava I2C estándar y la dirección esclava es 0xBC de forma predeterminada solo para acceso fuera de banda. El modo de direccionamiento de bytes es un modo de dirección de desplazamiento de 2 bytes. Aquí está el mapa de memoria del registro de datos de telemetría que puede utilizar para acceder a la información a través de los comandos I2C. La columna de descripción describe cómo los valores de registro devueltos pueden procesarse aún más para obtener los valores reales. Las unidades pueden ser Celsius (°C), mA, mV, mW dependiendo del sensor que lea.

Mapa de memoria del registro de datos de telemetría

Registro	Compensar	Ancho	Acceso	Campo	Valor predeterminado	Descripción
Temperatura del tablero	0x100	32	RO	[31:0]	32'h00000000	TMP411(U65) El valor del registro es un entero con signo Temperatura = valor del registro * 0.5
Advertencia de temperatura alta de la placa	0x104	32	RW	[31:0]	32'h00000000	TMP411(U65) El valor del registro es un entero con signo
						Límite alto = valor de registro * 0.5
Temperatura alta de la placa y fatal	0x108	32	RW	[31:0]	32'h00000000	TMP411(U65) El valor del registro es un entero con signo
						Crítico alto = valor de registro * 0.5
Temperatura del núcleo FPGA	0x110	32	RO	[31:0]	32'h00000000	TMP411(U65) El valor del registro es un entero con signo
						Temperatura = valor de registro * 0.5
Troquel FPGA Advertencia de temperatura alta	0x114	32	RW	[31:0]	32'h00000000	TMP411(U65) El valor del registro es un entero con signo
						Límite alto = valor de registro * 0.5
continuado…

Registro	Compensar	Ancho	Acceso	Campo	Valor predeterminado	Descripción
Núcleo de FPGA Vol.tage	0x13C	32	RO	[31:0]	32'h00000000	LTC3884(U44) Volumentage(mV) = valor de registro
Corriente del núcleo FPGA	0x140	32	RO	[31:0]	32'h00000000	LTC3884(U44) Corriente (mA) = valor de registro
Plano posterior de 12 V vol.tage	0x144	32	RO	[31:0]	32'h00000000	Volumentage(mV) = valor de registro
Corriente de placa posterior de 12 V	0x148	32	RO	[31:0]	32'h00000000	Corriente (mA) = valor de registro
1.2 v volumentage	0x14C	32	RO	[31:0]	32'h00000000	Volumentage(mV) = valor de registro
Volumen auxiliar de 12vtage	0x150	32	RO	[31:0]	32'h00000000	Volumentage(mV) = valor de registro
Corriente auxiliar de 12v.	0x154	32	RO	[31:0]	32'h00000000	Corriente (mA) = valor de registro
1.8 v volumentage	0x158	32	RO	[31:0]	32'h00000000	Volumentage(mV) = valor de registro
3.3 v volumentage	0x15C	32	RO	[31:0]	32'h00000000	Volumentage(mV) = valor de registro
Poder de tablero	0x160	32	RO	[31:0]	32'h00000000	Potencia (mW) = valor de registro
PKVL A Temperatura central	0x168	32	RO	[31:0]	32'h00000000	PKVL1(U18A) El valor del registro es un entero con signo Temperatura = valor de registro * 0.5
PKVL A Serdes Temperatura	0x16C	32	RO	[31:0]	32'h00000000	PKVL1(U18A) El valor del registro es un entero con signo Temperatura = valor de registro * 0.5
Temperatura central de PKVL B	0x170	32	RO	[31:0]	32'h00000000	PKVL2(U23A) El valor del registro es un entero con signo Temperatura = valor de registro * 0.5
PKVL B Serdes Temperatura	0x174	32	RO	[31:0]	32'h00000000	PKVL2(U23A) El valor del registro es un entero con signo Temperatura = valor de registro * 0.5

Los valores QSFP se obtienen leyendo el módulo QSFP e informando los valores leídos en el registro apropiado. Si el módulo QSFP no admite la supervisión de diagnóstico digital o si el módulo QSFP no está instalado, ignore los valores leídos de los registros QSFP. Utilice la herramienta Interfaz de gestión de plataforma inteligente (IPMI) para leer los datos de telemetría a través del bus I2C.

Comando I2C para leer las temperaturas de la placa en la dirección 0x100:
En el siguiente comando:

• 0x20 es la dirección del bus maestro I2C de su servidor que puede acceder a las ranuras PCIe directamente. Esta dirección varía según el servidor. Consulte la hoja de datos de su servidor para conocer la dirección I2C correcta de su servidor.
• 0xBC es la dirección esclava I2C del Intel MAX 10 BMC.
• 4 es el número de bytes de datos leídos
• 0x01 0x00 es la dirección del registro de temperatura de la placa que se presenta en la tabla.

Dominio:
bus ipmitool i2c=0x20 0xBC 4 0x01 0x00

Producción:
01110010 00000000 00000000 00000000

El valor de salida en hexadecimal es: 0x72000000 0x72 es 114 en decimal. Para calcular la temperatura en Celsius multiplica por 0.5: 114 x 0.5 = 57 °C

Nota: 
No todos los servidores admiten el acceso directo del bus I2C a las ranuras PCIe. Consulte la hoja de datos de su servidor para obtener información de soporte y la dirección del bus I2C.

Formato de datos EEPROM

Esta sección define el formato de datos tanto de la EEPROM de dirección MAC como de la EEPROM FRUID y a los que pueden acceder el host y la FPGA respectivamente.

EEPROM MAC
En el momento de la fabricación, Intel programa la dirección MAC EEPROM con las direcciones MAC del controlador Intel Ethernet XL710-BM2. El Intel MAX 10 accede a las direcciones en la dirección MAC EEPROM a través del bus I2C. Descubra la dirección MAC usando el siguiente comando: $ sudo fpga mac

La EEPROM de dirección MAC solo contiene la dirección MAC inicial de 6 bytes en la dirección 0x00h seguida del recuento de direcciones MAC de 08. La dirección MAC inicial también está impresa en la etiqueta adhesiva en la parte posterior de la placa de circuito impreso (PCB). El controlador OPAE proporciona nodos sysfs para obtener la dirección MAC inicial desde la siguiente ubicación: /sys/class/fpga/intel-fpga-dev.*/intel-fpga-fme.*/spi altera.*.auto/spi_master/ spi */spi*/mac_address Dirección MAC inicial Examparchivo: 644C360F4430 El controlador OPAE obtiene el recuento de la siguiente ubicación: /sys/class/fpga/ intel-fpga-dev.*/intel-fpga-fme.*/spi-altera.*.auto/spi_master/ spi*/ spi*/mac_count Recuento de MAC Examparchivo: 08 A partir de la dirección MAC inicial, las siete direcciones MAC restantes se obtienen incrementando secuencialmente el byte menos significativo (LSB) de la dirección MAC inicial en una cuenta de uno para cada dirección MAC posterior. Dirección MAC posterior exampen:

• 644C360F4431
• 644C360F4432
• 644C360F4433
• 644C360F4434
• 644C360F4435
• 644C360F4436
• 644C360F4437

Nota: Si está utilizando un ES Intel FPGA PAC N3000, es posible que la EEPROM MAC no esté programada. Si la MAC EEPROM no está programada, la primera dirección MAC leída devuelve como FFFFFFFFFFFF.

Acceso a EEPROM de identificación de unidad reemplazable en campo (FRUID)
Solo puede leer la EEPROM (0xA0) de identificación de unidad reemplazable en campo (FRUID) desde el BMC del host a través de SMBus. La estructura en FRUID EEPROM se basa en la especificación IPMI, Definición de almacenamiento de información FRU de administración de plataforma, v1.3, 24 de marzo de 2015, de la cual se deriva una estructura de información de la placa. La FRUID EEPROM sigue el formato de encabezado común con Área de placa y Área de información del producto. Consulte la siguiente tabla para saber qué campos del encabezado común se aplican a FRUID EEPROM.

Encabezado común de FRUID EEPROM
Todos los campos del encabezado común son obligatorios.

Longitud del campo en bytes	campo Descripción	Valor de EEPROM FRUIDO
1	Formato de encabezado común, versión 7:4: reservado, escriba como 0000b 3:0 – número de versión del formato = 1h para esta especificación	01h (Establecer como 00000001b)
1	Desplazamiento inicial del área de uso interno (en múltiplos de 8 bytes). 00h indica que esta área no está presente.	00h (no presente)
1	Desplazamiento inicial del área de información del chasis (en múltiplos de 8 bytes). 00h indica que esta área no está presente.	00h (no presente)
1	Desplazamiento inicial del área de la placa (en múltiplos de 8 bytes). 00h indica que esta área no está presente.	01 horas
1	Desplazamiento inicial del área de información del producto (en múltiplos de 8 bytes). 00h indica que esta área no está presente.	0Ch
1	Desplazamiento inicial del área de registros múltiples (en múltiplos de 8 bytes). 00h indica que esta área no está presente.	00h (no presente)
1	PAD, escribir como 00h	00 horas
1	Suma de comprobación del encabezado común (suma de comprobación cero)	F2h

Los bytes de encabezado comunes se colocan desde la primera dirección de la EEPROM. El diseño se parece a la figura siguiente.

Diagrama de bloques de diseño de memoria FRUID EEPROM

Área de la placa FRUID EEPROM

Longitud del campo en bytes	campo Descripción	Valores de campo	Codificación de campo
1	Versión del formato del área del tablero 7:4 – reservado, escribir como 0000b 3:0 – número de versión del formato	0x01	Establecer en 1h (0000 0001b)
1	Longitud del área de la placa (en múltiplos de 8 bytes)	0x0B	88 bytes (incluye 2 pads de 00 bytes)
1	Código de idioma	0x00	Establecer en 0 para inglés Nota: No se admiten otros idiomas en este momento
3	Fecha/Hora de fabricación: Número de minutos desde las 0:00 h del 1/1/96. Primero el byte menos significativo (little endian) 00_00_00h = sin especificar (campo dinámico)	0x10 0x65 0xB7	Diferencia horaria entre las 12:00 1/1/96 y las 12:XNUMX h 11/07/2018 es 12018960 minutos = b76510h – almacenado en formato little endian
1	Tipo de fabricante de placa/byte de longitud	0xD2	ASCII de 8 bits + LATIN1 codificado 7:6 – 11b 5:0 – 010010b (18 bytes de datos)
P	Bytes del fabricante de la placa	0x49 0x6E 0x74 0x65 0x6C 0xAE	Codificación ASCII + LATIN8 de 1 bits Intel® Corporation
continuado…

Longitud del campo en bytes	campo Descripción	Valores de campo	Codificación de campo
		0x20 0x43 0x6F 0x72 0x70 0x6F 0x72 0x61 0x74 0x69 0x6F 0x6E
1	Nombre del producto de la placa tipo/longitud byte	0xD5	ASCII de 8 bits + LATIN1 codificado 7:6 – 11b 5:0 – 010101b (21 bytes de datos)
Q	Bytes del nombre del producto de la placa	0X49 0X6E 0X74 0X65 0X6C 0XAE 0X20 0X46 0X50 0X47 0X41 0X20 0X50 0X41 0X43 0X20 0X4E 0X33 0X30 0X30 0X30	FPGA PAC N8 Intel con codificación ASCII + LATIN1 de 3000 bits
1	Tipo de número de serie de la placa/byte de longitud	0xCC	ASCII de 8 bits + LATIN1 codificado 7:6 – 11b 5:0 – 001100b (12 bytes de datos)
N	Bytes del número de serie de la placa (campo dinámico)	0x30 0x30 0x30 0x30 0x30 0x30 0x30 0x30	Codificación ASCII + LATIN8 de 1 bits Los primeros 1 dígitos hexadecimales son OUI: 6 Los segundos 2 dígitos hexadecimales son la dirección MAC: 6
continuado…

Longitud del campo en bytes	campo Descripción	Valores de campo	Codificación de campo
		0x30 0x30 0x30 0x30	Nota: Esto está codificado como un ex.amparchivo y necesita ser modificado en un dispositivo real Los primeros 1 dígitos hexadecimales son OUI: 6C644 Los segundos 2 dígitos hexadecimales son la dirección MAC: 6AB00E Nota: Para identificar no FRUID programado, configure OUI y la dirección MAC en “0000”.
1	Número de pieza de la placa tipo/longitud byte	0xCE	ASCII de 8 bits + LATIN1 codificado 7:6 – 11b 5:0 – 001110b (14 bytes de datos)
M	Bytes del número de pieza de la placa	0x4B 0x38 0x32 0x34 0x31 0x37 0x20 0x30 0x30 0x32 0x20 0x20 0x20 0x20	Codificación ASCII + LATIN8 de 1 bits con ID de BOM. Para una longitud de 14 bytes, el número de pieza de la placa codificada exampEl archivo es K82417-002. Nota: Esto está codificado como un ex.amparchivo y necesita ser modificado en un dispositivo real. El valor de este campo varía según el número de PBA de la placa diferente. La revisión de PBA se eliminó en FRUID. Estos últimos cuatro bytes quedan en blanco y están reservados para uso futuro.
1	FRU File Tipo de ID/byte de longitud	0x00	ASCII de 8 bits + LATIN1 codificado 7:6 – 00b 5:0 – 000000b (0 bytes de datos) La FRU File El campo de bytes de ID que debe seguir a esto no se incluye ya que el campo sería "nulo". Nota: FRU File Bytes de identificación. La FRU File El campo de versión es un campo predefinido que se proporciona como ayuda de fabricación para verificar la file que se utilizó durante la fabricación o la actualización de campo para cargar la información de la FRU. El contenido es específico del fabricante. Este campo también se proporciona en el área de Información del tablero. Uno o ambos campos pueden ser "nulo".
1	Tipo MMID/byte de longitud	0xC6	Codificación ASCII + LATIN8 de 1 bits
continuado…

Longitud del campo en bytes	campo Descripción	Valores de campo	Codificación de campo
			7:6 – 11b 5:0 – 000110b (6 bytes de datos) Nota: Esto está codificado como un ex.amparchivo y necesita ser modificado en un dispositivo real
M	bytes MMID	0x39 0x39 0x39 0x44 0x58 0x46	Formateado como 6 dígitos hexadecimales. ex específicoamparchivo en la celda junto con Intel FPGA PAC N3000 MMID = 999DXF. El valor de este campo varía según los diferentes campos de SKU, como MMID, OPN, PBN, etc.
1	C1h (byte de tipo/longitud codificado para indicar que no hay más campos de información).	0xC1
Y	00h – cualquier espacio restante no utilizado	0x00
1	Suma de comprobación del área del tablero (suma de comprobación cero)	0xB9	Nota: La suma de verificación en esta tabla es una suma de verificación cero calculada para los valores utilizados en la tabla. Debe volver a calcularse para los valores reales de un Intel FPGA PAC N3000.

Longitud del campo en bytes	campo Descripción	Valores de campo	Codificación de campo
1	Formato del área del producto Versión 7:4: reservado, escriba como 0000b 3:0 – número de versión del formato = 1h para esta especificación	0x01	Establecer en 1h (0000 0001b)
1	Longitud del área del producto (en múltiplos de 8 bytes)	0x0A	Total de 80 bytes
1	Código de idioma	0x00	Establecer en 0 para inglés Nota: No se admiten otros idiomas en este momento
1	Fabricante Nombre tipo/longitud byte	0xD2	ASCII de 8 bits + LATIN1 codificado 7:6 – 11b 5:0 – 010010b (18 bytes de datos)
N	Bytes del nombre del fabricante	0x49 0x6E 0x74 0x65 0x6C 0xAE 0x20 0x43 0x6F	Codificación ASCII + LATIN8 de 1 bits Intel Corporation
continuado…

Longitud del campo en bytes	campo Descripción	Valores de campo	Codificación de campo
		0x72 0x70 0x6F 0x72 0x61 0x74 0x69 0x6F 0x6E
1	Nombre del producto tipo/longitud byte	0xD5	ASCII de 8 bits + LATIN1 codificado 7:6 – 11b 5:0 – 010101b (21 bytes de datos)
M	Bytes del nombre del producto	0x49 0x6E 0x74 0x65 0x6C 0xAE 0x20 0x46 0x50 0x47 0x41 0x20 0x50 0x41 0x43 0x20 0x4E 0x33 0x30 0x30 0x30	FPGA PAC N8 Intel con codificación ASCII + LATIN1 de 3000 bits
1	Producto Número de pieza/modelo tipo/longitud byte	0xCE	ASCII de 8 bits + LATIN1 codificado 7:6 – 11b 5:0 – 001110b (14 bytes de datos)
O	Bytes de número de pieza/modelo del producto	0x42 0x44 0x2D 0x4E 0x56 0x56 0x2D 0x4E 0x33 0x30 0x30 0x30 0x2D 0x31	Codificación ASCII + LATIN8 de 1 bits OPN para la placa BD-NVV-N3000-1 El valor de este campo varía según las diferentes OPN de Intel FPGA PAC N3000.
continuado…

Longitud del campo en bytes	campo Descripción	Valores de campo	Codificación de campo
1	Producto Tipo de versión/longitud byte	0x01	Binario de 8 bits 7:6 – 00b 5:0 – 000001b (1 byte de datos)
R	Bytes de versión del producto	0x00	Este campo está codificado como miembro de la familia.
1	Tipo de número de serie del producto/byte de longitud	0xCC	ASCII de 8 bits + LATIN1 codificado 7:6 – 11b 5:0 – 001100b (12 bytes de datos)
P	Bytes del número de serie del producto (campo dinámico)	0x30 0x30 0x30 0x30 0x30 0x30 0x30 0x30 0x30 0x30 0x30 0x30	Codificación ASCII + LATIN8 de 1 bits Los primeros 1 dígitos hexadecimales son OUI: 6 Los segundos 2 dígitos hexadecimales son la dirección MAC: 6 Nota: Esto está codificado como un ex.amparchivo y necesita ser modificado en un dispositivo real. Los primeros 1 dígitos hexadecimales son OUI: 6C644 Los segundos 2 dígitos hexadecimales son la dirección MAC: 6AB00E Nota: Para identificar no FRUID programado, configure OUI y la dirección MAC en “0000”.
1	Activo Tag tipo/longitud byte	0x01	Binario de 8 bits 7:6 – 00b 5:0 – 000001b (1 byte de datos)
Q	Activo Tag	0x00	No soportado
1	FRU File Tipo de ID/byte de longitud	0x00	ASCII de 8 bits + LATIN1 codificado 7:6 – 00b 5:0 – 000000b (0 bytes de datos) La FRU File El campo de bytes de ID que debe seguir a esto no se incluye ya que el campo sería "nulo".
continuado…

Longitud del campo en bytes	campo Descripción	Valores de campo	Codificación de campo
			Nota: FRU file Bytes de identificación. La FRU File El campo de versión es un campo predefinido que se proporciona como ayuda de fabricación para verificar la file que se utilizó durante la fabricación o la actualización de campo para cargar la información de la FRU. El contenido es específico del fabricante. Este campo también se proporciona en el área de Información del tablero. Uno o ambos campos pueden ser "nulo".
1	C1h (byte de tipo/longitud codificado para indicar que no hay más campos de información).	0xC1
Y	00h – cualquier espacio restante no utilizado	0x00
1	Suma de comprobación del área de información del producto (suma de comprobación cero) (Campo dinámico)	0x9D	Nota: la suma de verificación en esta tabla es una suma de verificación cero calculada para los valores utilizados en la tabla. Debe volver a calcularse para los valores reales de un Intel FPGA PAC.

Guía del usuario del controlador de administración de placa N3000 de la tarjeta de aceleración programable Intel® FPGA

Historial de revisiones

Historial de revisiones de la tarjeta de aceleración programable Intel FPGA Guía del usuario del controlador de administración de placa N3000

Versión del documento	Cambios
2019.11.25	Lanzamiento de producción inicial.

Corporación Intel. Reservados todos los derechos. Intel, el logotipo de Intel y otras marcas de Intel son marcas comerciales de Intel Corporation o sus subsidiarias. Intel garantiza el rendimiento de sus productos semiconductores y FPGA según las especificaciones actuales de acuerdo con la garantía estándar de Intel, pero se reserva el derecho de realizar cambios en cualquier producto y servicio en cualquier momento sin previo aviso. Intel no asume ninguna responsabilidad u obligación que surja de la aplicación o el uso de cualquier información, producto o servicio descrito en este documento, excepto que Intel lo acuerde expresamente por escrito. Se recomienda a los clientes de Intel que obtengan la versión más reciente de las especificaciones del dispositivo antes de confiar en cualquier información publicada y antes de realizar pedidos de productos o servicios.
*Otros nombres y marcas pueden ser reclamados como propiedad de terceros.

Documentos / Recursos

Tarjeta de aceleración programable Intel FPGA, controlador de gestión de placa N3000 [pdf] Guía del usuario Tarjeta de aceleración programable FPGA Placa N3000, Controlador de gestión, FPGA, Tarjeta de aceleración programable Placa N3000, Controlador de gestión, Placa N3000 Controlador de gestión, Controlador de gestión

Referencias

• Manual de usuario