Placa de aceleração programável intel FPGA N3000 Controlador de gerenciamento
Placa de aceleração programável Intel FPGA N3000 BMC Introdução
Sobre este documento
Consulte o Guia do usuário de gerenciamento da placa de aceleração programável Intel FPGA N3000 para saber mais sobre as funções e recursos do Intel® MAX® 10 BMC e para entender como ler dados de telemetria no Intel FPGA PAC N3000 usando PLDM sobre MCTP SMBus e I2C SMBus . Inclui uma introdução à raiz de confiança (RoT) do Intel MAX 10 e à atualização segura do sistema remoto.
Sobreview
O Intel MAX 10 BMC é responsável por controlar, monitorar e conceder acesso aos recursos da placa. O Intel MAX 10 BMC faz interface com sensores integrados, o FPGA e o flash, e gerencia sequências de ligar/desligar, configuração de FPGA e pesquisa de dados de telemetria. Você pode se comunicar com o BMC usando o protocolo Platform Level Data Model (PLDM) versão 1.1.1. O firmware BMC pode ser atualizado em campo por PCIe usando o recurso de atualização remota do sistema.
Características do BMC
- Atua como uma raiz de confiança (RoT) e habilita os recursos de atualização segura do Intel FPGA PAC N3000.
- Controla atualizações de firmware e flash FPGA sobre PCIe.
- Gerencia a configuração do FPGA.
- Define as configurações de rede para o dispositivo retimer Ethernet C827.
- Controles Sequenciamento de ativação e desativação e detecção de falhas com proteção de desligamento automático.
- Controla a energia e redefine na placa.
- Interfaces com sensores, flash FPGA e QSFPs.
- Monitora dados de telemetria (temperatura da placa, voltage e atual) e fornece ação protetora quando as leituras estão fora do limite crítico.
- Relata dados de telemetria para hospedar o BMC por meio do modelo de dados de nível de plataforma (PLDM) sobre MCTP SMBus ou I2C.
- Suporta PLDM sobre MCTP SMBus via PCIe SMBus. 0xCE é um endereço escravo de 8 bits.
- Suporta I2C SMBus. 0xBC é o endereço escravo de 8 bits.
- Acessa os endereços Ethernet MAC na EEPROM e na EEPROM de identificação de unidade substituível em campo (FRUID).
Corporação Intel. Todos os direitos reservados. Intel, o logotipo Intel e outras marcas Intel são marcas comerciais da Intel Corporation ou de suas subsidiárias. A Intel garante o desempenho de seus produtos FPGA e semicondutores de acordo com as especificações atuais de acordo com a garantia padrão da Intel, mas se reserva o direito de fazer alterações em quaisquer produtos e serviços a qualquer momento sem aviso prévio. A Intel não assume nenhuma responsabilidade ou obrigação decorrente da aplicação ou uso de qualquer informação, produto ou serviço aqui descrito, exceto conforme expressamente acordado por escrito pela Intel. Os clientes da Intel são aconselhados a obter a versão mais recente das especificações do dispositivo antes de confiar em qualquer informação publicada e antes de fazer pedidos de produtos ou serviços. *Outros nomes e marcas podem ser reivindicados como propriedade de terceiros.
Diagrama de blocos de alto nível BMC
Raiz da Confiança (RoT)
O Intel MAX 10 BMC atua como Root of Trust (RoT) e permite o recurso de atualização de sistema remoto seguro do Intel FPGA PAC N3000. O RoT inclui recursos que podem ajudar a evitar o seguinte:
- Carregamento ou execução de código ou designs não autorizados
- Operações disruptivas tentadas por software não privilegiado, software privilegiado ou o host BMC
- Execução não intencional de códigos ou designs mais antigos com bugs ou vulnerabilidades conhecidos, permitindo que o BMC revogue a autorização
Guia do usuário da placa de aceleração programável Intel® FPGA N3000
O Intel FPGA PAC N3000 BMC também aplica várias outras políticas de segurança relacionadas ao acesso por meio de várias interfaces, além de proteger o flash on-board por meio da limitação da taxa de gravação. Consulte o Guia do usuário de segurança da placa de aceleração programável Intel FPGA N3000 para obter informações sobre RoT e recursos de segurança do Intel FPGA PAC N3000.
Informações relacionadas
Guia do usuário da placa de aceleração programável Intel FPGA N3000
Atualização remota segura do sistema
O BMC suporta Secure RSU para firmware Intel MAX 10 BMC Nios® e imagem RTL e atualizações de imagem Intel Arria® 10 FPGA com autenticação e verificações de integridade. O firmware Nios é responsável por autenticar a imagem durante o processo de atualização. As atualizações são enviadas pela interface PCIe para o Intel Arria 10 GT FPGA, que por sua vez as grava sobre o mestre Intel Arria 10 FPGA SPI para o escravo Intel MAX 10 FPGA SPI. Uma área de flash temporária chamada stagA área de conexão armazena qualquer tipo de fluxo de bits de autenticação por meio da interface SPI. O projeto BMC RoT contém o módulo criptográfico que implementa a função de verificação de hash SHA2 de 256 bits e a função de verificação de assinatura ECDSA 256 P 256 para autenticar as chaves e a imagem do usuário. O firmware do Nios usa o módulo criptográfico para autenticar a imagem assinada pelo usuário no stagárea de trabalho. Se a autenticação for aprovada, o firmware Nios copia a imagem do usuário para a área flash do usuário. Se a autenticação falhar, o firmware Nios relata um erro. Consulte o Guia do usuário de segurança da placa de aceleração programável Intel FPGA N3000 para obter informações sobre RoT e recursos de segurança do Intel FPGA PAC N3000.
Informações relacionadas
Guia do usuário da placa de aceleração programável Intel FPGA N3000
Gerenciamento de sequência de energia
A máquina de estado do sequenciador BMC Power gerencia as sequências de ativação e desativação do Intel FPGA PAC N3000 para casos extremos durante o processo de ativação ou operação normal. O fluxo de inicialização do Intel MAX 10 abrange todo o processo, incluindo inicialização do Intel MAX 10, inicialização do Nios e gerenciamento de seqüência de energia para configuração de FPGA. O host deve verificar as versões de compilação do Intel MAX 10 e do FPGA, bem como o status do Nios após cada ciclo de energia e tomar as ações correspondentes caso o Intel FPGA PAC N3000 seja executado em casos de canto, como um Intel MAX 10 ou Falha de carregamento de fábrica do FPGA ou falha de inicialização do Nios. O BMC protege o Intel FPGA PAC N3000 desligando a alimentação da placa nas seguintes condições:
- Fonte auxiliar de 12 V ou PCIe edge voltage está abaixo de 10.46 V
- A temperatura do núcleo do FPGA atinge 100°C
- A temperatura da placa atinge 85 °C
Monitoramento da Placa Através de Sensores
Os monitores Intel MAX 10 BMC voltage, corrente e temperatura de vários componentes no Intel FPGA PAC N3000. O host BMC pode acessar os dados de telemetria por meio do PCIe SMBus. O PCIe SMBus entre o host BMC e o Intel FPGA PAC N3000 Intel MAX 10 BMC é compartilhado pelo terminal PLDM sobre MCTP SMBus e pelo escravo I2C padrão para a interface Avalon-MM (somente leitura).
Monitoramento da placa através de PLDM sobre MCTP SMBus
O BMC no Intel FPGA PAC N3000 se comunica com um servidor BMC através do PCIe* SMBus. O controlador MCTP oferece suporte ao modelo de dados de nível de plataforma (PLDM) sobre a pilha do protocolo de transporte de componente de gerenciamento (MCTP). O endereço do escravo do terminal MCTP é 0xCE por padrão. Ele pode ser reprogramado na seção correspondente do flash FPGA Quad SPI externo por meio da banda, se necessário. O Intel FPGA PAC N3000 BMC oferece suporte a um subconjunto dos comandos PLDM e MCTP para permitir que um servidor BMC obtenha dados do sensor, como voltage, corrente e temperatura.
Observação:
O modelo de dados de nível de plataforma (PLDM) sobre o terminal MCTP SMBus é suportado. PLDM sobre MCTP via PCIe nativo não é suportado. Categoria de dispositivo SMBus: o dispositivo “Fixed not Discoverable” é suportado por padrão, mas todas as quatro categorias de dispositivos são suportadas e podem ser reconfiguradas em campo. ACK-Poll é suportado
- Compatível com endereço escravo padrão SMBus 0xCE.
- Suportado com um endereço escravo fixo ou atribuído.
O BMC suporta a versão 1.3.0 da Especificação Base do Management Component Transport Protocol (MCTP) (especificação DTMF DSP0236), versão 1.1.1 do padrão PLDM for Platform Monitoring and Control (especificação DTMF DSP0248) e versão 1.0.0 do padrão PLDM para Controle e Descoberta de Mensagens (especificação DTMF DSP0240).
Informações relacionadas
Especificações da Força-Tarefa de Gerenciamento Distribuído (DMTF) Para obter links para especificações DMTF específicas
Velocidade da Interface SMBus
A implementação do Intel FPGA PAC N3000 suporta transações SMBus a 100 KHz por padrão.
Suporte de empacotamento MCTP
Definições de MCTP
- O corpo da mensagem representa a carga útil de uma mensagem MCTP. O corpo da mensagem pode abranger vários pacotes MCTP.
- A carga útil do pacote MCTP refere-se à parte do corpo da mensagem de uma mensagem MCTP que é transportada em um único pacote MCTP.
- A unidade de transmissão refere-se ao tamanho da porção da carga útil do pacote MCTP.
Tamanho da Unidade de Transmissão
- O tamanho da unidade de transmissão de linha de base (unidade mínima de transmissão) para MCTP é de 64 bytes.
- Todas as mensagens de controle MCTP devem ter uma carga de pacote que não seja maior do que a unidade de transmissão da linha de base sem negociação. (O mecanismo de negociação para unidades de transmissão maiores entre terminais é específico do tipo de mensagem e não é abordado na especificação MCTP Base)
- Qualquer mensagem MCTP cujo tamanho do corpo da mensagem seja maior que 64 bytes deve ser dividida em vários pacotes para uma única transmissão de mensagem.
Campos do Pacote MCTP
Campos Genéricos de Pacote/Mensagem
Conjuntos de Comandos Suportados
Comandos MCTP suportados
- Obtenha suporte à versão MCTP
- Informações de versão de especificação básica
- Informação da Versão do Protocolo de Controle
- Versão PLDM sobre MCTP
- Definir ID do ponto final
- Obter ID do ponto final
- Obter UUID do ponto de extremidade
- Obtenha suporte para tipo de mensagem
- Obtenha suporte para mensagens definidas pelo fornecedor
Observação:
Para o comando Get Vendor Defined Message Support, o BMC responde com o código de conclusão ERROR_INVALID_DATA(0x02).
Comandos de especificação de base PLDM suportados
- DefinirTID
- ObterTID
- ObterPLDMVersion
- ObterPLDMTypes
- Obter comandos PLDM
PLDM compatível para monitoramento de plataforma e comandos de especificação de controle
- DefinirTID
- ObterTID
- ObterSensorReading
- Obter limites do sensor
- Definir limites do sensor
- ObterPDRRepositoryInfo
- Obter PDR
Observação:
O núcleo do BMC Nios II pesquisa diferentes dados de telemetria a cada 1 milissegundo e a duração da pesquisa leva cerca de 500 a 800 milissegundos, portanto, a mensagem de resposta versus uma mensagem de solicitação correspondente do comando GetSensorReading ou GetSensorThresholds é atualizada a cada 500 a 800 milissegundos.
Observação:
GetStateSensorReadings não é suportado.
Topologia e Hierarquia PLDM
Registros Descritores de Plataforma Definidos
O Intel FPGA PAC N3000 usa 20 Platform Descriptor Records (PDRs). O Intel MAX 10 BMC suporta apenas PDRs consolidados onde os PDRs não serão adicionados ou removidos dinamicamente quando o QSFP é conectado e desconectado. Quando desconectado, o status operacional do sensor será simplesmente relatado como indisponível.
Nomes de sensor e identificador de registro
Todos os PDRs recebem um valor numérico opaco chamado de identificador de registro. Esse valor é usado para acessar PDRs individuais dentro do Repositório PDR via GetPDR (especificação DTMF DSP0248). A tabela a seguir é uma lista consolidada de sensores monitorados no Intel FPGA PAC N3000.
Nomes de sensores de PDRs e identificador de registro
| Função | Nome do sensor | Informações do Sensor | PLDM | ||
| Fonte de leitura do sensor (componente) | PDR
Identificador de gravação |
Limites no PDR | Alterações de limite permitido via PLDM | ||
| Potência total de entrada Intel FPGA PAC | Poder da Diretoria | Calcule a partir de dedos PCIe 12V de corrente e voltage | 1 | 0 | Não |
| Dedos PCIe 12 V Corrente | Corrente do painel traseiro de 12 V | PAC1932 SENTIDO1 | 2 | 0 | Não |
| Dedos PCIe 12 V Voltage | Painel traseiro de 12 V Vol.tage | PAC1932 SENTIDO1 | 3 | 0 | Não |
| 1.2 V Trilho Voltage | 1.2 V Voltage | MAX10 ADC | 4 | 0 | Não |
| 1.8 V Trilho Voltage | 1.8 V Voltage | MÁXIMO 10 ADC | 6 | 0 | Não |
| 3.3 V Trilho Voltage | 3.3 V Voltage | MÁXIMO 10 ADC | 8 | 0 | Não |
| Núcleo FPGA Vol.tage | Núcleo FPGA Vol.tage | LTC3884 (U44) | 10 | 0 | Não |
| Corrente do Núcleo FPGA | Corrente do Núcleo FPGA | LTC3884 (U44) | 11 | 0 | Não |
| Temperatura do núcleo do FPGA | Temperatura do núcleo do FPGA | Diodo de temperatura FPGA via TMP411 | 12 | Aviso superior: 90
Fatal superior: 100 |
Sim |
| Temperatura da placa | Temperatura da placa | TMP411 (U65) | 13 | Aviso superior: 75
Fatal superior: 85 |
Sim |
| QSFP0 voltage | QSFP0 voltage | Módulo QSFP externo (J4) | 14 | 0 | Não |
| Temperatura QSFP0 | Temperatura QSFP0 | Módulo QSFP externo (J4) | 15 | Aviso superior: valor definido pelo fornecedor QSFP
Fatal superior: valor definido pelo fornecedor QSFP |
Não |
| PCIe Auxiliar 12V Corrente | 12 V AUX | PAC1932 SENTIDO2 | 24 | 0 | Não |
| PCIe Auxiliar 12V Voltage | 12 V Vol AUXtage | PAC1932 SENTIDO2 | 25 | 0 | Não |
| QSFP1 voltage | QSFP1 voltage | Módulo QSFP externo (J5) | 37 | 0 | Não |
| Temperatura QSFP1 | Temperatura QSFP1 | Módulo QSFP externo (J5) | 38 | Aviso superior: valor definido pelo fornecedor QSFP
Fatal superior: valor definido pelo fornecedor QSFP |
Não |
| PKVL A Temperatura do núcleo | PKVL A Temperatura do núcleo | Chip PKVL (88EC055) (U18A) | 44 | 0 | Não |
| continuou… | |||||
| Função | Nome do sensor | Informações do Sensor | PLDM | ||
| Fonte de leitura do sensor (componente) | PDR
Identificador de gravação |
Limites no PDR | Alterações de limite permitido via PLDM | ||
| PKVL A Serdes Temperatura | PKVL A Serdes Temperatura | Chip PKVL (88EC055) (U18A) | 45 | 0 | Não |
| PKVL B Temperatura do núcleo | PKVL B Temperatura do núcleo | Chip PKVL (88EC055) (U23A) | 46 | 0 | Não |
| PKVL B Serdes Temperatura | PKVL B Serdes Temperatura | Chip PKVL (88EC055) (U23A) | 47 | 0 | Não |
Observação:
Os valores Upper Warning e Upper Fatal para QSFP são definidos pelo fornecedor QSFP. Consulte a folha de dados do fornecedor para obter os valores. O BMC lerá esses valores limite e os relatará. fpgad é um serviço que pode ajudá-lo a proteger o servidor contra falhas quando o hardware atinge um limite superior não recuperável ou inferior não recuperável do sensor (também chamado de limite fatal). O fpgad é capaz de monitorar cada um dos 20 sensores relatados pelo Board Management Controller. Consulte o tópico Graceful Shutdown do Intel Acceleration Stack User Guide: Intel FPGA Programmable Acceleration Card N3000 para obter mais informações.
Observação:
Os sistemas de servidores OEM qualificados devem fornecer o resfriamento necessário para suas cargas de trabalho. Você pode obter os valores dos sensores executando o seguinte comando OPAE como root ou sudo: $ sudo fpgainfo bmc
Informações relacionadas
Guia do usuário da pilha de aceleração Intel: Placa de aceleração programável Intel FPGA N3000
Monitoramento da placa através de I2C SMBus
O escravo I2C padrão para a interface Avalon-MM (somente leitura) compartilha o PCIe SMBus entre o host BMC e o Intel MAX 10 RoT. O Intel FPGA PAC N3000 oferece suporte à interface de escravo I2C padrão e o endereço do escravo é 0xBC por padrão apenas para acesso fora da banda. O modo de endereçamento de byte é o modo de endereço de deslocamento de 2 bytes. Aqui está o mapa de memória do registro de dados de telemetria que você pode usar para acessar informações por meio dos comandos I2C. A coluna de descrição descreve como os valores de registro retornados podem ser processados posteriormente para obter os valores reais. As unidades podem ser Celsius (°C), mA, mV, mW, dependendo do sensor que você lê.
Mapa de memória do registrador de dados de telemetria
| Registrar | Desvio | Largura | Acesso | Campo | Valor Padrão | Descrição |
| Temperatura da placa | 0x100 | 32 | RO | [31:0] | 32h00000000 | TMP411(U65)
O valor do registro é um número inteiro com sinal Temperatura = valor do registro * 0.5 |
| Aviso de Alta Temperatura da Placa | 0x104 | 32 | RW | [31:0] | 32h00000000 | TMP411(U65)
O valor do registro é inteiro assinado |
| Limite superior = registrar valor
* 0.5 |
||||||
| Alta Temperatura da Placa Fatal | 0x108 | 32 | RW | [31:0] | 32h00000000 | TMP411(U65)
O valor do registro é inteiro assinado |
| Crítico alto = valor de registro
* 0.5 |
||||||
| Temperatura do núcleo do FPGA | 0x110 | 32 | RO | [31:0] | 32h00000000 | TMP411(U65)
O valor do registro é inteiro assinado |
| Temperatura = registrar valor
* 0.5 |
||||||
| Matriz FPGA
Aviso de temperatura alta |
0x114 | 32 | RW | [31:0] | 32h00000000 | TMP411(U65)
O valor do registro é inteiro assinado |
| Limite superior = registrar valor
* 0.5 |
||||||
| continuou… | ||||||
| Registrar | Desvio | Largura | Acesso | Campo | Valor Padrão | Descrição |
| Núcleo FPGA Vol.tage | 0x13C | 32 | RO | [31:0] | 32h00000000 | LTC3884(U44)
Volumetage(mV) = registrar valor |
| Corrente do Núcleo FPGA | 0x140 | 32 | RO | [31:0] | 32h00000000 | LTC3884(U44)
Current(mA) = registrar valor |
| Painel traseiro 12v Vol.tage | 0x144 | 32 | RO | [31:0] | 32h00000000 | Volumetage(mV) = registrar valor |
| Corrente do painel traseiro de 12v | 0x148 | 32 | RO | [31:0] | 32h00000000 | Current(mA) = registrar valor |
| Vol. 1.2vtage | 0x14C | 32 | RO | [31:0] | 32h00000000 | Volumetage(mV) = registrar valor |
| Vol 12v auxiliartage | 0x150 | 32 | RO | [31:0] | 32h00000000 | Volumetage(mV) = registrar valor |
| Corrente auxiliar 12v | 0x154 | 32 | RO | [31:0] | 32h00000000 | Current(mA) = registrar valor |
| Vol. 1.8vtage | 0x158 | 32 | RO | [31:0] | 32h00000000 | Volumetage(mV) = registrar valor |
| Vol. 3.3vtage | 0x15C | 32 | RO | [31:0] | 32h00000000 | Volumetage(mV) = registrar valor |
| Poder da Diretoria | 0x160 | 32 | RO | [31:0] | 32h00000000 | Potência(mW) = registrar valor |
| PKVL A Temperatura do núcleo | 0x168 | 32 | RO | [31:0] | 32h00000000 | PKVL1(U18A)
O valor do registro é inteiro assinado Temperatura = registrar valor * 0.5 |
| PKVL A Serdes Temperatura | 0x16C | 32 | RO | [31:0] | 32h00000000 | PKVL1(U18A)
O valor do registro é inteiro assinado Temperatura = registrar valor * 0.5 |
| PKVL B Temperatura do núcleo | 0x170 | 32 | RO | [31:0] | 32h00000000 | PKVL2(U23A)
O valor do registro é inteiro assinado Temperatura = registrar valor * 0.5 |
| PKVL B Serdes Temperatura | 0x174 | 32 | RO | [31:0] | 32h00000000 | PKVL2(U23A)
O valor do registro é inteiro assinado Temperatura = registrar valor * 0.5 |
Os valores QSFP são obtidos lendo o módulo QSFP e relatando os valores lidos no registro apropriado. Se o módulo QSFP não suportar Monitoramento de Diagnóstico Digital ou se o módulo QSFP não estiver instalado, ignore os valores lidos dos registros QSFP. Use a ferramenta Intelligent Platform Management Interface (IPMI) para ler os dados de telemetria por meio do barramento I2C.
Comando I2C para ler as temperaturas da placa no endereço 0x100:
No comando abaixo:
- 0x20 é o endereço do barramento mestre I2C do seu servidor que pode acessar os slots PCIe diretamente. Esse endereço varia de acordo com o servidor. Consulte a folha de dados do servidor para obter o endereço I2C correto do seu servidor.
- 0xBC é o endereço escravo I2C do Intel MAX 10 BMC.
- 4 é o número de bytes de dados lidos
- 0x01 0x00 é o endereço do registrador da temperatura da placa que é apresentado na tabela.
Comando:
barramento ipmitool i2c = 0x20 0xBC 4 0x01 0x00
Saída:
01110010 00000000 00000000 00000000
O valor de saída em hexadecimal é: 0x72000000 0x72 é 114 em decimal. Para calcular a temperatura em Celsius multiplique por 0.5: 114 x 0.5 = 57 °C
Observação:
Nem todos os servidores suportam o acesso direto do barramento I2C aos slots PCIe. Verifique a folha de dados do servidor para obter informações de suporte e endereço de barramento I2C.
Formato de Dados EEPROM
Esta seção define o formato de dados do MAC Address EEPROM e do FRUID EEPROM e que podem ser acessados pelo host e FPGA, respectivamente.
EEPROM MAC
No momento da fabricação, a Intel programa o endereço MAC EEPROM com os endereços MAC do Intel Ethernet Controller XL710-BM2. O Intel MAX 10 acessa os endereços no endereço MAC EEPROM através do barramento I2C. Descubra o endereço MAC usando o seguinte comando: $ sudo fpga mac
O endereço MAC EEPROM contém apenas o endereço MAC inicial de 6 bytes no endereço 0x00h seguido pela contagem de endereço MAC de 08. O endereço MAC inicial também está impresso na etiqueta adesiva na parte traseira da placa de circuito impresso (PCB). O driver OPAE fornece nós sysfs para obter o endereço MAC inicial a partir do seguinte local: /sys/class/fpga/intel-fpga-dev.*/intel-fpga-fme.*/spi altera.*.auto/spi_master/ spi */spi*/mac_address Endereço MAC inicial Example: 644C360F4430 O driver OPAE obtém a contagem do seguinte local: /sys/class/fpga/ intel-fpga-dev.*/intel-fpga-fme.*/spi-altera.*.auto/spi_master/ spi*/ spi*/mac_count Contagem MAC Example: 08 Do endereço MAC inicial, os sete endereços MAC restantes são obtidos incrementando sequencialmente o Byte menos significativo (LSB) do endereço MAC inicial por uma contagem de um para cada endereço MAC subsequente. Endereço MAC subsequente exampem:
- 644C360F4431
- 644C360F4432
- 644C360F4433
- 644C360F4434
- 644C360F4435
- 644C360F4436
- 644C360F4437
Observação: Se você estiver usando um ES Intel FPGA PAC N3000, o MAC EEPROM pode não ser programado. Se o MAC EEPROM não estiver programado, o primeiro endereço MAC lido retorna como FFFFFFFFFFFF.
Identificação de Unidade Substituível em Campo (FRUID) Acesso EEPROM
Você só pode ler a identificação da unidade substituível em campo (FRUID) EEPROM (0xA0) do host BMC por meio do SMBus. A estrutura no FRUID EEPROM é baseada na especificação IPMI, Platform Management FRU Information Storage Definition, v1.3, 24 de março de 2015, da qual é derivada uma estrutura de informações da placa. O FRUID EEPROM segue o formato de cabeçalho comum com a área da placa e a área de informações do produto. Consulte a tabela abaixo para saber quais campos no cabeçalho comum se aplicam ao FRUID EEPROM.
Cabeçalho Comum de FRUID EEPROM
Todos os campos do cabeçalho comum são obrigatórios.
| Comprimento do campo em bytes | Descrição do Campo | Valor FRUID EEPROM |
|
1 |
Formato de Cabeçalho Comum Versão 7:4 – reservado, escreva como 0000b
3:0 – número da versão do formato = 1h para esta especificação |
01h (Definir como 00000001b) |
|
1 |
Deslocamento Inicial da Área de Uso Interno (em múltiplos de 8 bytes).
00h indica que esta área não está presente. |
00h (não presente) |
|
1 |
Deslocamento inicial da área de informações do chassi (em múltiplos de 8 bytes).
00h indica que esta área não está presente. |
00h (não presente) |
|
1 |
Deslocamento inicial da área da placa (em múltiplos de 8 bytes).
00h indica que esta área não está presente. |
01h |
|
1 |
Deslocamento inicial da área de informações do produto (em múltiplos de 8 bytes).
00h indica que esta área não está presente. |
0Ch |
|
1 |
Deslocamento inicial da área de registro múltiplo (em múltiplos de 8 bytes).
00h indica que esta área não está presente. |
00h (não presente) |
| 1 | PAD, escreva como 00h | 00h |
|
1 |
Soma de verificação do cabeçalho comum (soma de verificação zero) |
F2h |
Os bytes de cabeçalho comuns são colocados a partir do primeiro endereço da EEPROM. O layout se parece com a figura abaixo.
Diagrama de bloco de layout de memória FRUID EEPROM
Área da placa FRUID EEPROM
| Comprimento do campo em bytes | Descrição do Campo | Valores de campo | Codificação de campo |
| 1 | Board Area Format Version 7:4 – reservado, escreva como 0000b 3:0 – número da versão do formato | 0x01 | Definido para 1h (0000 0001b) |
| 1 | Comprimento da área da placa (em múltiplos de 8 bytes) | 0x0B | 88 bytes (inclui 2 pad 00 bytes) |
| 1 | Código de idioma | 0x00 | Definir como 0 para inglês
Observação: Nenhum outro idioma suportado no momento |
| 3 | Data/Hora de Fabricação: Número de minutos a partir de 0:00 hrs 1/1/96.
Byte menos significativo primeiro (little endian) 00_00_00h = não especificado (campo dinâmico) |
0x10
0x65 0xB7 |
Diferença de horário entre 12:00 1/1/96 e 12:XNUMX
11/07/2018 é 12018960 minutos = b76510h – armazenado no formato little endian |
| 1 | Byte tipo/comprimento do fabricante da placa | 0xD2 | ASCII de 8 bits + LATIN1 codificado 7:6 – 11b
5:0 – 010010b (18 bytes de dados) |
| P | Bytes do fabricante da placa | 0x49
0x6E 0x74 0x65 0x6C 0xAE |
8-bit ASCII + LATIN1 codificado Intel® Corporation |
| continuou… | |||
| Comprimento do campo em bytes | Descrição do Campo | Valores de campo | Codificação de campo |
| 0x20
0x43 0x6F 0x72 0x70 0x6F 0x72 0x61 0x74 0x69 0x6F 0x6E |
|||
| 1 | Nome do produto da placa tipo/comprimento byte | 0xD5 | ASCII de 8 bits + LATIN1 codificado 7:6 – 11b
5:0 – 010101b (21 bytes de dados) |
| Q | Bytes do nome do produto da placa | 0X49
0X6E 0X74 0X65 0X6C 0XAE 0X20 0X46 0X50 0X47 0X41 0X20 0X50 0X41 0X43 0X20 0X4E 0X33 0X30 0X30 0X30 |
Intel FPGA PAC N8 codificado em ASCII + LATIN1 de 3000 bits |
| 1 | Tipo/comprimento do número de série da placa | 0xCC | ASCII de 8 bits + LATIN1 codificado 7:6 – 11b
5:0 – 001100b (12 bytes de dados) |
| N | Bytes do número de série da placa (campo dinâmico) | 0x30
0x30 0x30 0x30 0x30 0x30 0x30 0x30 |
8-bit ASCII + LATIN1 codificado
Os primeiros 1 dígitos hexadecimais são OUI: 6 Os 2º 6 dígitos hexadecimais são o endereço MAC: 000000 |
| continuou… | |||
| Comprimento do campo em bytes | Descrição do Campo | Valores de campo | Codificação de campo |
| 0x30
0x30 0x30 0x30 |
Observação: Isso é codificado como um examparquivo e precisa ser modificado em um dispositivo real
Os primeiros 1 dígitos hexadecimais são OUI: 6C644 Os 2º 6 dígitos hexadecimais são o endereço MAC: 00AB2E Observação: Para identificar não FRUID programado, defina OUI e endereço MAC para “0000”. |
||
| 1 | Tipo/comprimento do número da peça da placa | 0xCE | ASCII de 8 bits + LATIN1 codificado 7:6 – 11b
5:0 – 001110b (14 bytes de dados) |
| M | Bytes do número da peça da placa | 0x4B
0x38 0x32 0x34 0x31 0x37 0x20 0x30 0x30 0x32 0x20 0x20 0x20 0x20 |
ASCII de 8 bits + LATIN1 codificado com BOM ID.
Para comprimento de 14 bytes, o número de peça da placa codificada example é K82417-002 Observação: Isso é codificado como um example e precisa ser modificado em um dispositivo real. Este valor de campo varia de acordo com o número PBA da placa diferente. A revisão do PBA foi removida no FRUID. Esses últimos quatro bytes retornam em branco e são reservados para uso futuro. |
| 1 | ESPOSA File Tipo de ID/byte de comprimento | 0x00 | ASCII de 8 bits + LATIN1 codificado 7:6 – 00b
5:0 – 000000b (0 bytes de dados) A FRU File O campo de bytes de ID que deve seguir isso não está incluído, pois o campo seria 'nulo'. Observação: ESPOSA File bytes de identificação. A FRU File campo de versão é um campo predefinido fornecido como uma ajuda de fabricação para verificar o file que foi usado durante a fabricação ou atualização de campo para carregar as informações da FRU. O conteúdo é específico do fabricante. Este campo também é fornecido na área de Informações do Conselho. Um ou ambos os campos podem ser 'nulos'. |
| 1 | Tipo de MMID/byte de comprimento | 0xC6 | 8-bit ASCII + LATIN1 codificado |
| continuou… | |||
| Comprimento do campo em bytes | Descrição do Campo | Valores de campo | Codificação de campo |
| 7:6 – 11b
5:0 – 000110b (6 bytes de dados) Observação: Isso é codificado como um examparquivo e precisa ser modificado em um dispositivo real |
|||
| M | bytes MMID | 0x39
0x39 0x39 0x44 0x58 0x46 |
Formatado como 6 dígitos hexadecimais. Ex específicoamparquivo na célula ao lado do Intel FPGA PAC N3000 MMID = 999DXF.
Este valor de campo varia de acordo com diferentes campos SKUs como MMID, OPN, PBN etc. |
| 1 | C1h (byte de tipo/comprimento codificado para indicar que não há mais campos de informação). | 0xC1 | |
| Y | 00h – qualquer espaço restante não utilizado | 0x00 | |
| 1 | Soma de verificação da área da placa (soma de verificação zero) | 0xB9 | Observação: A soma de verificação nesta tabela é uma soma de verificação zero calculada para os valores usados na tabela. Ele deve ser recalculado para os valores reais de um Intel FPGA PAC N3000. |
| Comprimento do campo em bytes | Descrição do Campo | Valores de campo | Codificação de campo |
| 1 | Formato da Área do Produto Versão 7:4 – reservado, escreva como 0000b
3:0 – número da versão do formato = 1h para esta especificação |
0x01 | Definido para 1h (0000 0001b) |
| 1 | Comprimento da área do produto (em múltiplos de 8 bytes) | 0x0A | Total de 80 bytes |
| 1 | Código de idioma | 0x00 | Definir como 0 para inglês
Observação: Nenhum outro idioma suportado no momento |
| 1 | Nome do fabricante tipo/comprimento byte | 0xD2 | ASCII de 8 bits + LATIN1 codificado 7:6 – 11b
5:0 – 010010b (18 bytes de dados) |
| N | Bytes do nome do fabricante | 0x49
0x6E 0x74 0x65 0x6C 0xAE 0x20 0x43 0x6F |
Intel Corporation codificada em ASCII + LATIN8 de 1 bits |
| continuou… | |||
| Comprimento do campo em bytes | Descrição do Campo | Valores de campo | Codificação de campo |
| 0x72
0x70 0x6F 0x72 0x61 0x74 0x69 0x6F 0x6E |
|||
| 1 | Tipo/comprimento do nome do produto byte | 0xD5 | ASCII de 8 bits + LATIN1 codificado 7:6 – 11b
5:0 – 010101b (21 bytes de dados) |
| M | Bytes do nome do produto | 0x49
0x6E 0x74 0x65 0x6C 0xAE 0x20 0x46 0x50 0x47 0x41 0x20 0x50 0x41 0x43 0x20 0x4E 0x33 0x30 0x30 0x30 |
Intel FPGA PAC N8 codificado em ASCII + LATIN1 de 3000 bits |
| 1 | Tipo de peça/número do modelo do produto/byte de comprimento | 0xCE | ASCII de 8 bits + LATIN1 codificado 7:6 – 11b
5:0 – 001110b (14 bytes de dados) |
| O | Bytes do número da peça/modelo do produto | 0x42
0x44 0x2D 0x4E 0x56 0x56 0x2D 0x4E 0x33 0x30 0x30 0x30 0x2D 0x31 |
8-bit ASCII + LATIN1 codificado
OPN para a placa BD-NVV-N3000-1 Este valor de campo varia com diferentes OPNs Intel FPGA PAC N3000. |
| continuou… | |||
| Comprimento do campo em bytes | Descrição do Campo | Valores de campo | Codificação de campo |
| 1 | Byte de tipo/comprimento da versão do produto | 0x01 | Binário de 8 bits 7:6 – 00b
5:0 – 000001b (1 byte de dados) |
| R | Bytes da versão do produto | 0x00 | Este campo é codificado como membro da família |
| 1 | Tipo/comprimento do número de série do produto byte | 0xCC | ASCII de 8 bits + LATIN1 codificado 7:6 – 11b
5:0 – 001100b (12 bytes de dados) |
| P | Bytes do número de série do produto (campo dinâmico) | 0x30
0x30 0x30 0x30 0x30 0x30 0x30 0x30 0x30 0x30 0x30 0x30 |
8-bit ASCII + LATIN1 codificado
Os primeiros 1 dígitos hexadecimais são OUI: 6 Os 2º 6 dígitos hexadecimais são o endereço MAC: 000000 Observação: Isso é codificado como um example e precisa ser modificado em um dispositivo real. Os primeiros 1 dígitos hexadecimais são OUI: 6C644 Os 2º 6 dígitos hexadecimais são o endereço MAC: 00AB2E Observação: Para identificar não FRUID programado, defina OUI e endereço MAC para “0000”. |
| 1 | Ativo Tag tipo/comprimento byte | 0x01 | Binário de 8 bits 7:6 – 00b
5:0 – 000001b (1 byte de dados) |
| Q | Ativo Tag | 0x00 | Não suportado |
| 1 | ESPOSA File Tipo de ID/byte de comprimento | 0x00 | ASCII de 8 bits + LATIN1 codificado 7:6 – 00b
5:0 – 000000b (0 bytes de dados) A FRU File O campo de bytes de ID que deve seguir isso não está incluído, pois o campo seria 'nulo'. |
| continuou… | |||
| Comprimento do campo em bytes | Descrição do Campo | Valores de campo | Codificação de campo |
| Observação: ESPOSA file bytes de identificação.
A FRU File campo de versão é um campo predefinido fornecido como uma ajuda de fabricação para verificar o file que foi usado durante a fabricação ou atualização de campo para carregar as informações da FRU. O conteúdo é específico do fabricante. Este campo também é fornecido na área de Informações do Conselho. Um ou ambos os campos podem ser 'nulos'. |
|||
| 1 | C1h (byte de tipo/comprimento codificado para indicar que não há mais campos de informação). | 0xC1 | |
| Y | 00h – qualquer espaço restante não utilizado | 0x00 | |
| 1 | Soma de verificação da área de informações do produto (soma de verificação zero)
(Campo Dinâmico) |
0x9D | Observação: a soma de verificação nesta tabela é uma soma de verificação zero calculada para os valores usados na tabela. Ele deve ser recalculado para os valores reais de um Intel FPGA PAC. |
Guia do usuário da placa de aceleração programável Intel® FPGA N3000
Histórico de revisão
Histórico de revisões do controlador de gerenciamento da placa de aceleração programável Intel FPGA N3000 Guia do usuário
| Versão do documento | Mudanças |
| 2019.11.25 | Liberação de produção inicial. |
Corporação Intel. Todos os direitos reservados. Intel, o logotipo da Intel e outras marcas da Intel são marcas comerciais da Intel Corporation ou de suas subsidiárias. A Intel garante o desempenho de seus produtos FPGA e semicondutores de acordo com as especificações atuais de acordo com a garantia padrão da Intel, mas reserva-se o direito de fazer alterações em quaisquer produtos e serviços a qualquer momento sem aviso prévio. A Intel não assume nenhuma responsabilidade decorrente do aplicativo ou uso de qualquer informação, produto ou serviço aqui descrito, exceto conforme expressamente acordado por escrito pela Intel. Os clientes da Intel são aconselhados a obter a versão mais recente das especificações do dispositivo antes de confiar em qualquer informação publicada e antes de fazer pedidos de produtos ou serviços.
*Outros nomes e marcas podem ser reivindicados como propriedade de terceiros.
Documentos / Recursos
 |
Placa de aceleração programável intel FPGA N3000 Controlador de gerenciamento [pdf] Guia do Usuário Placa de aceleração programável FPGA N3000, Controlador de gerenciamento, FPGA, Placa de aceleração programável N3000, Controlador de gerenciamento, Controlador de gerenciamento de placa N3000, Controlador de gerenciamento |
