Vidokezo vya Kutolewa vya IP vya Mteja wa Intel® FPGA IP
Vidokezo vya Kutolewa vya IP vya Mteja wa Intel® FPGA IP
Matoleo ya programu ya Intel® Prime Design Suite hadi v19.1. Kuanzia katika toleo la programu ya Intel Quartus Prime Design Suite 19.2, Intel FPGA IP ina mpango mpya wa matoleo.
Matoleo ya IP ya FPGA yanalingana na Intel Quartus®
Nambari ya toleo la IP ya Intel FPGA (XYZ) inaweza kubadilika kwa kila toleo la programu ya Intel Quartus Prime. Mabadiliko katika:
- X inaonyesha marekebisho makubwa ya IP. Ukisasisha programu ya Intel Quartus Prime, lazima utengeneze upya IP.
- Y inaonyesha kuwa IP inajumuisha vipengele vipya. Tengeneza upya IP yako ili kujumuisha vipengele hivi vipya.
- Z inaonyesha kuwa IP inajumuisha mabadiliko madogo. Tengeneza upya IP yako ili kujumuisha mabadiliko haya.
Habari Zinazohusiana
- Vidokezo vya Kutolewa vya Usasisho wa Intel Quartus Prime Design Suite
- Utangulizi wa Intel FPGA IP Cores
- Mwongozo wa Mtumiaji wa IP ya Mteja wa Intel FPGA IP
- Errata kwa viini vingine vya IP katika Msingi wa Maarifa
1.1. Mteja wa Sanduku la Barua Intel FPGA IP v20.2.0
Jedwali 1. v20.2.0 2022.09.26
| Intel Quartus Toleo la Prime |
Maelezo | Athari |
| 22.3 | Umeongeza usaidizi wa LibRSU na kichakataji cha Nios® V ili utumie na kidhibiti salama cha kifaa (SDM). | — |
1.2. Mteja wa Sanduku la Barua Intel FPGA IP v20.1.2
Jedwali 2. v20.1.2 2022.03.28
| Intel Quartus Toleo la Prime |
Maelezo | Athari |
| 22. | Jibu lililosasishwa la amri ya CONFIG_STATUS ili kujumuisha maelezo kwenye chanzo cha saa ya usanidi. | Huruhusu usanidi wa FPGA bila kigae refclk iliyopo wakati wa usanidi. |
| Imeimarishwa rejista ya hali ya kukatiza (ISR) na kukatiza kuwezesha rejista (IER) ili kuongeza ulinzi kwa amri/jibu na kusoma/kuandika FIF0. | ||
| Amri ya kisanduku cha barua iliyoondolewa REBOOT_HPS kwani amri hii haipatikani kwa IP hii. |
Shirika la Intel. Haki zote zimehifadhiwa. Intel, nembo ya Intel, na alama zingine za Intel ni chapa za biashara za Intel Corporation au kampuni zake tanzu. Intel inathibitisha utendakazi wa FPGA yake na bidhaa za semiconductor kwa vipimo vya sasa kwa mujibu wa udhamini wa kawaida wa Intel, lakini inahifadhi haki ya kufanya mabadiliko kwa bidhaa na huduma zozote wakati wowote bila taarifa. Intel haichukui jukumu au dhima yoyote inayotokana na maombi au matumizi ya taarifa yoyote, bidhaa, au huduma iliyoelezwa humu isipokuwa kama ilivyokubaliwa kwa maandishi na Intel. Wateja wa Intel wanashauriwa kupata toleo jipya zaidi la vipimo vya kifaa kabla ya kutegemea taarifa yoyote iliyochapishwa na kabla ya kuagiza bidhaa au huduma.
*Majina na chapa zingine zinaweza kudaiwa kuwa mali ya wengine.
1.3. Mteja wa Sanduku la Barua Intel FPGA IP v20.1.1
Jedwali 3. v20.1.1 2021.12.13
| Intel Quartus Toleo la Prime |
Maelezo | Athari |
| 21.4 | • Jina la kigezo maalum cha huduma ya crypto limesasishwa kutoka HAS_OFFLOAD ili kuwezesha Huduma ya Crypto • Badilisha utekelezaji wa safeclib memcpy na generic memcpy katika dereva wa HAL. |
— |
1.4. Mteja wa Sanduku la Barua Intel FPGA IP v20.1.0
Jedwali 4. v20.1.0 2021.10.04
| Intel Quartus Toleo la Prime |
Maelezo | Athari |
| 21.3 | Imeongeza kigezo cha HAS_OFFLOAD ili kutumia kriptografia inapakua. Kipengele hiki kinapatikana kwa vifaa vya Intel Agilex™ pekee. |
Inapowekwa, IP inawezesha kiolesura cha kuanzisha AXI ya crypto. |
| Ilibadilisha nambari ya sehemu ya Vidokezo vya Kutolewa kutoka RN-1201 hadi RN-1259. |
— |
1.5. Mteja wa Sanduku la Barua Intel FPGA IP v20.0.2
Jedwali 5. v20.0.2 2021.03.29
| Toleo kuu la Intel Quartus | Maelezo | Athari |
| 21. | Usaidizi umeongezwa ili kuweka upya rejista za kuchelewa kwa Kipima Muda cha 1 na Kipima Muda 2 wakati wa tukio la Mteja wa Kisanduku cha Barua Intel FPGA ya kuweka upya IP. | Hakuna athari katika Timer 1 na Timer 2 husajili matumizi katika toleo la programu ya Intel Quartus Prime kutoka 20.2 na 20.4. Lazima uzae upya Mteja wa Sanduku la Barua Intel FPGA IP anapohama kutoka Intel Toleo la programu ya Quartus Prime 20.4 au la awali la programu ya Intel Quartus Prime toleo la 21.1. |
| Usaidizi umeongezwa ili kuwezesha uwezo wa kuunganisha kati ya Mteja wa Sanduku la Barua Intel FPGA IP IRQ mawimbi na mawimbi ya IRQ ya kichakataji cha Nios II. | Ni lazima uhamie kwenye programu ya Intel Quartus Prime toleo la 21.1 na uzalishe upya Mteja wa Kisanduku cha Barua Intel FPGA IP ili kuwasha kipengele hiki. |
1.6. Mteja wa Sanduku la Barua Intel FPGA IP v20.0.0
Jedwali 6. v20.0.0 2020.04.13
| Intel Quartus Toleo la Prime |
Maelezo | Athari |
| 20. | Usaidizi ulioongezwa kwa usumbufu wa EOP_TIMEOUT ambao unaonyesha kuwa amri kamili haikujumuisha Mwisho wa Pakiti. | Unaweza kutumia vikatizo hivi kushughulikia ugunduzi wa hitilafu kwa miamala ambayo haijakamilika. |
| Imeongeza usaidizi wa ukatizaji wa BACKPRESSURE_TIMEOUT ambao unaonyesha kuwa hitilafu ndani ya SDM ilitokea. |
1.7. Mteja wa Sanduku la Barua Intel FPGA IP v19.3
Jedwali 7. v19.3 2019.09.30
| Intel Quartus Toleo la Prime |
Maelezo | Athari |
| 19. | Imeongeza usaidizi wa kifaa kwa vifaa vya Intel Agilex. | Sasa unaweza kutumia IP hii katika vifaa vya Intel Agilex. |
| Usaidizi ulioongezwa wa ukatizaji wa COMMAND_INVALID ambao unaonyesha urefu wa amri uliobainishwa kuwa kichwa haulingani na amri halisi iliyotumwa. | Unaweza kutumia kukatiza huku kutambua amri zilizobainishwa vibaya. | |
| Ilibadilisha jina la IP hii kutoka kwa Kiteja cha Sanduku la Barua la Intel FPGA Stratix 10 hadi Mteja wa Kikasha cha Barua cha Intel FPGA IP. | IP hii sasa inaauni vifaa vya Intel Stratix® 10 na Intel Agilex. Tumia jina jipya kupata P hii kwenye programu ya Intel Quartus Prime au kwenye web. | |
| Imeongeza muundo mpya wa toleo la IP. | Nambari ya toleo la IP inaweza kubadilika kutoka toleo moja la programu ya Intel Quartus Prime hadi nyingine. |
1.8. Mteja wa Sanduku la Barua la Intel FPGA Stratix 10 v17.1
Jedwali 8. v17.1 2017.10.30
| Intel Quartus Toleo la Prime |
Maelezo | Athari |
| 17. | Kutolewa kwa awali. | — |
1.9. Kumbukumbu za Mwongozo wa Mtumiaji wa Kisanduku cha Barua cha Intel FPGA IP
Kwa matoleo ya hivi punde na ya awali ya mwongozo huu wa mtumiaji, rejelea Mwongozo wa Mtumiaji wa IP wa Kisanduku cha Barua cha Intel FPGA. Ikiwa toleo la IP au programu halijaorodheshwa, mwongozo wa mtumiaji wa toleo la awali la IP au programu hutumika.
Matoleo ya IP ni sawa na matoleo ya programu ya Intel Quartus Prime Design Suite hadi v19.1. Kutoka kwa toleo la 19.2 la programu ya Intel Quartus Prime Design Suite XNUMX au matoleo mapya zaidi, core za IP zina mpango mpya wa matoleo ya IP.
Mteja wa kisanduku cha barua cha Intel®
Vidokezo vya Kutolewa vya FPGA IP
Tuma Maoni
Nyaraka / Rasilimali
 |
Intel Mailbox Mteja Intel FPGA IP [pdf] Mwongozo wa Mtumiaji Mteja wa Sanduku la barua Intel FPGA IP, Mteja wa Intel FPGA IP, Intel FPGA IP, FPGA IP, IP |