Mailbox Client Intel® FPGA IP Notes Release Notes
Mailbox Client Intel® FPGA IP Notes Release Notes
ລຸ້ນຊອບແວ Intel® Prime Design Suite ຈົນຮອດ v19.1. ເລີ່ມຕົ້ນໃນຊອບແວ Intel Quartus Prime Design Suite ເວີຊັ່ນ 19.2, Intel FPGA IP ມີໂຄງການສະບັບໃໝ່.
ລຸ້ນ FPGA IP ກົງກັບ Intel Quartus®
ໝາຍເລກ Intel FPGA IP version (XYZ) ສາມາດປ່ຽນແປງໄດ້ກັບແຕ່ລະລຸ້ນຊອບແວ Intel Quartus Prime. ການປ່ຽນແປງໃນ:
- X ຊີ້ໃຫ້ເຫັນເຖິງການປັບປຸງທີ່ສໍາຄັນຂອງ IP. ຖ້າທ່ານອັບເດດຊອບແວ Intel Quartus Prime, ທ່ານຕ້ອງສ້າງ IP ຄືນໃໝ່.
- Y ຊີ້ໃຫ້ເຫັນ IP ປະກອບມີຄຸນສົມບັດໃຫມ່. ສ້າງ IP ຂອງທ່ານຄືນໃໝ່ເພື່ອປະກອບຄຸນສົມບັດໃໝ່ເຫຼົ່ານີ້.
- Z ຊີ້ໃຫ້ເຫັນ IP ປະກອບມີການປ່ຽນແປງເລັກນ້ອຍ. ສ້າງ IP ຂອງທ່ານເພື່ອລວມເອົາການປ່ຽນແປງເຫຼົ່ານີ້.
ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ
- ບັນທຶກການອັບເດດ Intel Quartus Prime Design Suite
- ການແນະນໍາ Intel FPGA IP Cores
- ຄູ່ມືຜູ້ໃຊ້ Mailbox Client Intel FPGA IP
- Errata ສໍາລັບຫຼັກ IP ອື່ນໆໃນຖານຂໍ້ມູນຄວາມຮູ້
1.1. Mailbox Client Intel FPGA IP v20.2.0
ຕາຕະລາງ 1. v20.2.0 2022.09.26
| Intel Quartus ສະບັບຕົ້ນ |
ລາຍລະອຽດ | ຜົນກະທົບ |
| 22.3 | ເພີ່ມການຮອງຮັບ LibRSU ກັບໂປເຊດເຊີ Nios® V ເພື່ອໃຊ້ກັບຕົວຈັດການອຸປະກອນທີ່ປອດໄພ (SDM). | — |
1.2. Mailbox Client Intel FPGA IP v20.1.2
ຕາຕະລາງ 2. v20.1.2 2022.03.28
| Intel Quartus ສະບັບຕົ້ນ |
ລາຍລະອຽດ | ຜົນກະທົບ |
| 22. | ອັບເດດຄໍາຕອບສໍາລັບຄໍາສັ່ງ CONFIG_STATUS ເພື່ອລວມເອົາຂໍ້ມູນກ່ຽວກັບແຫຼ່ງໂມງການຕັ້ງຄ່າ. | ອະນຸຍາດໃຫ້ການຕັ້ງຄ່າຂອງ FPGA ໂດຍບໍ່ມີການ refclk ກະເບື້ອງທີ່ມີຢູ່ໃນເວລາຂອງການຕັ້ງຄ່າ. |
| ປັບປຸງການລົງທະບຽນສະຖານະຂັດຂວາງ (ISR) ແລະຂັດຂວາງການເປີດໃຊ້ການລົງທະບຽນ (IER) ເພື່ອເພີ່ມການປົກປ້ອງຄໍາສັ່ງ / ຄໍາຕອບແລະອ່ານ / ຂຽນ FIF0s. | ||
| ຖອນຄໍາສັ່ງກ່ອງຈົດຫມາຍ REBOOT_HPS ເນື່ອງຈາກຄໍາສັ່ງນີ້ບໍ່ສາມາດໃຊ້ໄດ້ສໍາລັບ IP ນີ້. |
ບໍລິສັດ Intel. ສະຫງວນລິຂະສິດທັງໝົດ. Intel, ໂລໂກ້ Intel, ແລະເຄື່ອງໝາຍ Intel ອື່ນໆແມ່ນເຄື່ອງໝາຍການຄ້າຂອງ Intel Corporation ຫຼືບໍລິສັດຍ່ອຍຂອງມັນ. Intel ຮັບປະກັນປະສິດທິພາບຂອງຜະລິດຕະພັນ FPGA ແລະ semiconductor ຂອງຕົນຕໍ່ກັບຂໍ້ມູນຈໍາເພາະໃນປະຈຸບັນຕາມການຮັບປະກັນມາດຕະຖານຂອງ Intel, ແຕ່ສະຫງວນສິດທີ່ຈະປ່ຽນແປງຜະລິດຕະພັນແລະການບໍລິການໄດ້ທຸກເວລາໂດຍບໍ່ມີການແຈ້ງການ. Intel ຖືວ່າບໍ່ມີຄວາມຮັບຜິດຊອບ ຫຼືຄວາມຮັບຜິດຊອບທີ່ເກີດຂຶ້ນຈາກແອັບພລິເຄຊັນ ຫຼືການນຳໃຊ້ຂໍ້ມູນ, ຜະລິດຕະພັນ, ຫຼືບໍລິການໃດໜຶ່ງທີ່ອະທິບາຍໄວ້ໃນນີ້ ຍົກເວັ້ນຕາມທີ່ໄດ້ຕົກລົງຢ່າງຈະແຈ້ງໃນລາຍລັກອັກສອນໂດຍ Intel. ລູກຄ້າ Intel ໄດ້ຖືກແນະນໍາໃຫ້ໄດ້ຮັບສະບັບຫລ້າສຸດຂອງຂໍ້ມູນຈໍາເພາະຂອງອຸປະກອນກ່ອນທີ່ຈະອີງໃສ່ຂໍ້ມູນໃດໆທີ່ຈັດພີມມາແລະກ່ອນທີ່ຈະວາງຄໍາສັ່ງສໍາລັບຜະລິດຕະພັນຫຼືການບໍລິການ.
*ຊື່ ແລະຍີ່ຫໍ້ອື່ນໆອາດຈະຖືກອ້າງວ່າເປັນຊັບສິນຂອງຄົນອື່ນ.
1.3. Mailbox Client Intel FPGA IP v20.1.1
ຕາຕະລາງ 3. v20.1.1 2021.12.13
| Intel Quartus ສະບັບຕົ້ນ |
ລາຍລະອຽດ | ຜົນກະທົບ |
| 21.4 | • ອັບເດດຊື່ພາຣາມິເຕີສະເພາະການບໍລິການ crypto ຈາກ HAS_OFFLOAD ເພື່ອເປີດໃຊ້ງານ Crypto Service • ແທນທີ່ການຈັດຕັ້ງປະຕິບັດ safeclib memcpy ດ້ວຍ generic memcpy ໃນຄົນຂັບ HAL. |
— |
1.4. Mailbox Client Intel FPGA IP v20.1.0
ຕາຕະລາງ 4. v20.1.0 2021.10.04
| Intel Quartus ສະບັບຕົ້ນ |
ລາຍລະອຽດ | ຜົນກະທົບ |
| 21.3 | ເພີ່ມພາລາມິເຕີ HAS_OFFLOAD ເພື່ອຮອງຮັບການເຂົ້າລະຫັດລັບ ການໂຫຼດ. ຄຸນສົມບັດນີ້ສາມາດໃຊ້ໄດ້ກັບອຸປະກອນ Intel Agilex™ ເທົ່ານັ້ນ. |
ເມື່ອຕັ້ງ, IP ເປີດໃຊ້ ການໂຕ້ຕອບຜູ້ລິເລີ່ມ crypto AXI. |
| ປ່ຽນໝາຍເລກສ່ວນບັນທຶກການປ່ອຍຈາກ RN-1201 ເປັນ RN-1259. |
— |
1.5. Mailbox Client Intel FPGA IP v20.0.2
ຕາຕະລາງ 5. v20.0.2 2021.03.29
| ລຸ້ນ Intel Quartus Prime | ລາຍລະອຽດ | ຜົນກະທົບ |
| 21. | ເພີ່ມການຮອງຮັບເພື່ອຣີເຊັດການລົງທະບຽນການຊັກຊ້າຂອງ Timer 1 ແລະ Timer 2 ໃນລະຫວ່າງເຫດການຂອງ Mailbox Client Intel FPGA IP ຢືນຢັນການຕັ້ງຄືນໃໝ່. | ບໍ່ມີຜົນກະທົບໃນ Timer 1 ແລະ Timer 2 ລົງທະບຽນການນໍາໃຊ້ໃນ Intel Quartus Prime ຮຸ່ນຊອບແວຈາກ 20.2 ແລະ 20.4. ທ່ານຕ້ອງຟື້ນຟູ Mailbox Client Intel FPGA IP ເມື່ອຍ້າຍຈາກ Intel ຊອບແວ Quartus Prime ເວີຊັນ 20.4 ຫຼືກ່ອນໜ້ານັ້ນກັບຊອບແວ Intel Quartus Prime ເວີຊັນ 21.1. |
| ເພີ່ມການສະຫນັບສະຫນູນເພື່ອໃຫ້ຄວາມສາມາດໃນການເຊື່ອມຕໍ່ລະຫວ່າງ Mailbox Client Intel FPGA IP IRQ signal ແລະສັນຍານ IRQ processor Nios II. | ທ່ານຕ້ອງຍ້າຍໄປໃຊ້ຊອບແວ Intel Quartus Prime ເວີຊັ່ນ 21.1 ແລະສ້າງ Mailbox Client Intel FPGA IP ຄືນໃໝ່ເພື່ອເປີດໃຊ້ຄຸນສົມບັດນີ້. |
1.6. Mailbox Client Intel FPGA IP v20.0.0
ຕາຕະລາງ 6. v20.0.0 2020.04.13
| Intel Quartus ສະບັບຕົ້ນ |
ລາຍລະອຽດ | ຜົນກະທົບ |
| 20. | ເພີ່ມການສະຫນັບສະຫນູນສໍາລັບການຂັດຂວາງ EOP_TIMEOUT ເຊິ່ງຊີ້ໃຫ້ເຫັນວ່າຄໍາສັ່ງເຕັມບໍ່ລວມເອົາ End of Packet. | ທ່ານສາມາດນໍາໃຊ້ການຂັດຂວາງເຫຼົ່ານີ້ເພື່ອຈັດການກັບການກວດສອບຄວາມຜິດພາດສໍາລັບການເຮັດທຸລະກໍາທີ່ບໍ່ຄົບຖ້ວນ. |
| ເພີ່ມການສະຫນັບສະຫນູນສໍາລັບການຂັດຂວາງ BACKPRESSURE_TIMEOUT ເຊິ່ງຊີ້ໃຫ້ເຫັນວ່າມີຂໍ້ຜິດພາດພາຍໃນ SDM ເກີດຂຶ້ນ. |
1.7. Mailbox Client Intel FPGA IP v19.3
ຕາຕະລາງ 7. v19.3 2019.09.30
| Intel Quartus ສະບັບຕົ້ນ |
ລາຍລະອຽດ | ຜົນກະທົບ |
| 19. | ເພີ່ມການສະຫນັບສະຫນູນອຸປະກອນສໍາລັບອຸປະກອນ Intel Agilex. | ໃນປັດຈຸບັນທ່ານສາມາດນໍາໃຊ້ IP ນີ້ໃນອຸປະກອນ Intel Agilex. |
| ເພີ່ມການສະຫນັບສະຫນູນສໍາລັບການຂັດຂວາງ COMMAND_INVALID ເຊິ່ງຊີ້ໃຫ້ເຫັນຄວາມຍາວຄໍາສັ່ງທີ່ລະບຸໄວ້ວ່າສ່ວນຫົວບໍ່ກົງກັບຄໍາສັ່ງທີ່ແທ້ຈິງທີ່ສົ່ງ. | ທ່ານສາມາດນໍາໃຊ້ການຂັດຂວາງນີ້ເພື່ອກໍານົດຄໍາສັ່ງທີ່ລະບຸບໍ່ຖືກຕ້ອງ. | |
| ປ່ຽນຊື່ຂອງ IP ນີ້ຈາກ Intel FPGA Stratix 10 Mailbox Client ເປັນ Mailbox Client Intel FPGA IP. | IP ນີ້ຕອນນີ້ຮອງຮັບທັງອຸປະກອນ Intel Stratix® 10 ແລະ Intel Agilex. ໃຊ້ຊື່ໃຫມ່ເພື່ອຊອກຫາ P ນີ້ໃນຊອບແວ Intel Quartus Prime ຫຼືຢູ່ໃນ web. | |
| ເພີ່ມໂຄງສ້າງເວີຊັນ IP ໃໝ່. | ໝາຍເລກເວີຊັນ IP ອາດຈະປ່ຽນຈາກລຸ້ນຊອບແວ Intel Quartus Prime ໄປຫາລຸ້ນອື່ນ. |
1.8. Intel FPGA Stratix 10 Mailbox Client v17.1
ຕາຕະລາງ 8. v17.1 2017.10.30
| Intel Quartus ສະບັບຕົ້ນ |
ລາຍລະອຽດ | ຜົນກະທົບ |
| 17. | ການປ່ອຍຕົວໃນເບື້ອງຕົ້ນ. | — |
1.9. Mailbox Client Intel FPGA IP User Guide Archives
ສໍາລັບສະບັບຫລ້າສຸດແລະທີ່ຜ່ານມາຂອງຄູ່ມືຜູ້ໃຊ້ນີ້, ອ້າງອີງເຖິງ Mailbox Client Intel FPGA ຄູ່ມືຜູ້ໃຊ້ IP. ຖ້າ IP ຫຼືເວີຊັນຊອບແວບໍ່ໄດ້ຢູ່ໃນລາຍການ, ຄູ່ມືຜູ້ໃຊ້ສໍາລັບ IP ຫຼືຮຸ່ນຊອບແວທີ່ຜ່ານມາຖືກນໍາໃຊ້.
ລຸ້ນ IP ແມ່ນຄືກັນກັບລຸ້ນຊອບແວ Intel Quartus Prime Design Suite ສູງເຖິງ v19.1. ຈາກຊອບແວ Intel Quartus Prime Design Suite ເວີຊັ່ນ 19.2 ຫຼືໃໝ່ກວ່ານັ້ນ, IP cores ມີລະບົບການອັບເດດ IP ໃໝ່.
Mailbox Client Intel®
ບັນທຶກການປ່ອຍ FPGA IP
ສົ່ງຄຳຕິຊົມ
ເອກະສານ / ຊັບພະຍາກອນ
 |
intel Mailbox Client Intel FPGA IP [pdf] ຄູ່ມືຜູ້ໃຊ້ Mailbox Client Intel FPGA IP, ລູກຄ້າ Intel FPGA IP, Intel FPGA IP, FPGA IP, IP |