Leterkesto-Kliento Intel® FPGA IP-Eldonaj Notoj

 

Leterkesto-Kliento Intel® FPGA IP-Eldonaj Notoj

Versioj de programaro Intel® Prime Design Suite ĝis v19.1. Komencante en la programaro versio 19.2 de Intel Quartus Prime Design Suite, Intel FPGA IP havas novan version-skemon.
FPGA IP-versioj kongruas kun la Intel Quartus®
La Intel FPGA IP-versio (XYZ) nombro povas ŝanĝiĝi kun ĉiu Intel Quartus Prime programara versio. Ŝanĝo en:

• X indikas gravan revizion de la IP. Se vi ĝisdatigas la programaron Intel Quartus Prime, vi devas regeneri la IP.
• Y indikas, ke la IP inkluzivas novajn funkciojn. Regeneru vian IP por inkluzivi ĉi tiujn novajn funkciojn.
• Z indikas, ke la IP inkluzivas malgrandajn ŝanĝojn. Regeneru vian IP por inkluzivi ĉi tiujn ŝanĝojn.

Rilataj Informoj

• Intel Quartus Prime Design Suite Ĝisdatigo Eldonnotoj
• Enkonduko al Intel FPGA IP Cores
• Poŝtkesto-Kliento Intel FPGA IP Uzantgvidilo
• Eraro por aliaj IP-kernoj en la Scio-Bazo

1.1. Leterkesto Kliento Intel FPGA IP v20.2.0
Tabelo 1. v20.2.0 2022.09.26

Intel Quartus Ĉefa Versio	Priskribo	Efiko
22.3	Aldonita LibRSU-subteno kun Nios® V-procesoro por uzi kun la sekura aparato-manaĝero (SDM).	—

1.2. Leterkesto Kliento Intel FPGA IP v20.1.2
Tabelo 2. v20.1.2 2022.03.28

Intel Quartus Ĉefa Versio	Priskribo	Efiko
22.	Ĝisdatigita respondo por CONFIG_STATUS komando por inkluzivi informojn pri la agorda horloĝfonto.	Permesas agordon de FPGA sen kahela refclk ĉeestanta en la tempo de agordo.
	Plibonigis la interrompan statusan registron (ISR) kaj interrompan ebligan registron (IER) por aldoni protekton por komando/respondo kaj legi/skribi FIF0ojn.
	Forigis leterkestan komandon REBOOT_HPS ĉar ĉi tiu komando ne disponeblas por ĉi tiu IP.

Intel Corporation. Ĉiuj rajtoj rezervitaj. Intel, la Intel-emblemo kaj aliaj Intel-markoj estas varmarkoj de Intel Corporation aŭ ĝiaj filioj. Intel garantias rendimenton de siaj FPGA kaj duonkonduktaĵoproduktoj laŭ nunaj specifoj konforme al la norma garantio de Intel, sed rezervas la rajton fari ŝanĝojn al ajnaj produktoj kaj servoj iam ajn sen avizo. Intel supozas neniun respondecon aŭ respondecon de la apliko aŭ uzo de ajna informo, produkto aŭ servo priskribita ĉi tie krom kiel eksplicite konsentite skribe de Intel. Intel-klientoj estas konsilitaj akiri la lastan version de aparato-specifoj antaŭ ol fidi je ajnaj publikigitaj informoj kaj antaŭ ol fari mendojn por produktoj aŭ servoj.
*Aliaj nomoj kaj markoj povas esti postulataj kiel posedaĵo de aliaj.

1.3. Leterkesto Kliento Intel FPGA IP v20.1.1
Tabelo 3. v20.1.1 2021.12.13

Intel Quartus Ĉefa Versio	Priskribo	Efiko
21.4	• Ĝisdatigita kripta servo-specifa parametro nomo de HAS_OFFLOAD por Ebligi Kriptan Servon • Anstataŭigi safeclib memcpy-efektivigo per senmarka memcpy en HAL-ŝoforo.	—

1.4. Leterkesto Kliento Intel FPGA IP v20.1.0
Tabelo 4. v20.1.0 2021.10.04

Intel Quartus Ĉefa Versio	Priskribo	Efiko
21.3	Aldonita HAS_OFFLOAD parametro por subteni kriptografian malŝarĝo. Ĉi tiu funkcio disponeblas nur por aparatoj Intel Agilex™.	Kiam agordita, la IP ebligas la crypto AXI iniciatinto interfaco.
	Ŝanĝis la numeron de Eldonaj Notoj de RN-1201 al RN-1259.	—

1.5. Leterkesto Kliento Intel FPGA IP v20.0.2
Tabelo 5. v20.0.2 2021.03.29

Intel Quartus Prime Version	Priskribo	Efiko
21.	Aldonita subteno por restarigi Timer 1 kaj Timer 2 prokrastregistrojn dum la evento de Mailbox Client Intel FPGA IP-restarigi aserton.	Neniu efiko en Timer 1 kaj Timer 2 registras uzadon en Intel Quartus Prime softvarversio de 20.2 kaj 20.4. Vi devas regeneri la Poŝtkesto-Kliento Intel FPGA IP kiam vi moviĝas de Intel Quartus Prime softvarversio 20.4 aŭ pli frue al Intel Quartus Prime softvarversio 21.1.
	Aldonita subteno por ebligi la konekton inter Mailbox Client Intel FPGA IP IRQ-signalo kaj Nios II-procesora IRQ-signalo.	Vi devas migri al la programaro versio 21.1 de Intel Quartus Prime kaj regeneri Mailbox Client Intel FPGA IP por ebligi ĉi tiun funkcion.

1.6. Leterkesto Kliento Intel FPGA IP v20.0.0
Tabelo 6. v20.0.0 2020.04.13

Intel Quartus Ĉefa Versio	Priskribo	Efiko
20.	Aldonita subteno por la EOP_TIMEOUT interrompo kiu indikas ke la plena komando ne inkludis la Fino de Pako.	Vi povas uzi ĉi tiujn interrompojn por trakti erardetekton por nekompletaj transakcioj.
	Aldonita subteno por la BACKPRESSURE_TIMEOUT interrompo kiu indikas ke eraro ene de la SDM okazis.

1.7. Leterkesto Kliento Intel FPGA IP v19.3
Tabelo 7. v19.3 2019.09.30

Intel Quartus Ĉefa Versio	Priskribo	Efiko
19.	Aldonita aparato subteno por Intel Agilex-aparatoj.	Vi nun povas uzi ĉi tiun IP en aparatoj Intel Agilex.
	Aldonita subteno por COMMAND_INVALID-interrompo kiu indikas la komandlongon specifitan la kaplinio ne kongruas kun la reala komando sendita.	Vi povas uzi ĉi tiun interrompon por identigi malĝuste specifitajn komandojn.
	Ŝanĝis la nomon de ĉi tiu IP de Intel FPGA Stratix 10 Mailbox Client al Mailbox Client Intel FPGA IP.	Ĉi tiu IP nun subtenas ambaŭ Intel Stratix® 10 kaj Intel Agilex-aparatojn. Uzu la novan nomon por trovi ĉi tiun P en la programaro Intel Quartus Prime aŭ sur la web.
	Aldonita nova IP-versia strukturo.	La IP-versia numero povas ŝanĝiĝi de unu Intel Quartus Prime programara versio al alia.

1.8. Intel FPGA Stratix 10 Poŝtkesto-Kliento v17.1
Tabelo 8. v17.1 2017.10.30

Intel Quartus Ĉefa Versio	Priskribo	Efiko
17.	Komenca eldono.	—

1.9. Leterkesto Kliento Intel FPGA IP User Guide Arkivoj
Por la plej novaj kaj antaŭaj versioj de ĉi tiu uzantgvidilo, raportu al Mailbox Client Intel FPGA IP User Guide. Se IP aŭ programara versio ne estas listigita, validas la uzantgvidilo por la antaŭa IP aŭ programara versio.
IP-versioj estas la samaj kiel la versioj de la programaro Intel Quartus Prime Design Suite ĝis v19.1. De Intel Quartus Prime Design Suite programaro versio 19.2 aŭ pli posta, IP-kernoj havas novan IP-versiadskemon.

Leterkesto Kliento Intel®
FPGA IP-Eldonaj Notoj
Sendu Rimarkojn

Dokumentoj/Rimedoj

Intel Mailbox Client Intel FPGA IP [pdf] Uzantogvidilo Leterkesto Kliento Intel FPGA IP, Kliento Intel FPGA IP, Intel FPGA IP, FPGA IP, IP

Referencoj

• Uzanto Manlibro