Postontzi Bezeroa Intel® FPGA IP bertsioaren oharrak
Postontzi Bezeroa Intel® FPGA IP bertsioaren oharrak
Intel® Prime Design Suite softwarearen bertsioak v19.1 arte. Intel Quartus Prime Design Suite softwarearen 19.2 bertsioan hasita, Intel FPGA IP-k bertsio-eskema berri bat du.
FPGA IP bertsioak Intel Quartus®-rekin bat datoz
Intel FPGA IP bertsioa (XYZ) zenbakia alda daiteke Intel Quartus Prime softwarearen bertsio bakoitzarekin. Aldaketa bat:
- X-k IParen berrikuspen garrantzitsu bat adierazten du. Intel Quartus Prime softwarea eguneratzen baduzu, IP-a birsortu behar duzu.
- Y-k IPak ezaugarri berriak dituela adierazten du. Sortu zure IPa eginbide berri hauek sartzeko.
- Z-k adierazten du IPak aldaketa txikiak dituela. Birsortu zure IP aldaketa hauek sartzeko.
Lotutako informazioa
- Intel Quartus Prime Design Suite eguneratzearen bertsio-oharrak
- Intel FPGA IP nukleoen hastapena
- Postontzi Bezeroa Intel FPGA IP Erabiltzailearen Gida
- Errata Knowledge Baseko beste IP nukleoetarako
1.1. Postontzi Bezeroa Intel FPGA IP v20.2.0
1. taula. v20.2.0 2022.09.26
| Intel Quartus Prime bertsioa |
Deskribapena | Eragina |
| 22.3 | LibRSU laguntza gehitu da Nios® V prozesadorearekin gailu kudeatzaile seguruarekin (SDM) erabiltzeko. | — |
1.2. Postontzi Bezeroa Intel FPGA IP v20.1.2
2. taula. v20.1.2 2022.03.28
| Intel Quartus Prime bertsioa |
Deskribapena | Eragina |
| 22. | CONFIG_STATUS komandoaren erantzuna eguneratu da konfigurazio erloju-iturburuari buruzko informazioa sartzeko. | FPGA konfigurazioa ahalbidetzen du konfigurazio unean lauza-erreferentziarik gabe. |
| Eten egoera-erregistroa (ISR) eta eten-gaitzeko erregistroa (IER) hobetu ditu komando/erantzunetarako eta FIF0 irakurtzeko/idazteko babesa gehitzeko. | ||
| REBOOT_HPS postontzi komandoa kendu da, komando hau IP honetarako erabilgarri ez dagoelako. |
Intel Corporation. Eskubide guztiak erreserbatuak. Intel, Intel logotipoa eta beste Intel marka Intel Corporation edo bere filialen marka komertzialak dira. Intel-ek bere FPGA eta erdieroaleen produktuen errendimendua bermatzen du uneko zehaztapenekin, Intel-en berme estandarraren arabera, baina edozein unetan edozein produktu eta zerbitzutan aldaketak egiteko eskubidea gordetzen du jakinarazi gabe. Intel-ek ez du bere gain hartzen hemen deskribatutako edozein informazio, produktu edo zerbitzuren aplikazio edo erabileratik eratorritako erantzukizunik edo erantzukizunik, Intel-ek idatziz berariaz hitzartutakoa izan ezik. Intel-eko bezeroei gomendatzen zaie gailuaren zehaztapenen azken bertsioa eskuratzea argitaratutako edozein informaziotan oinarritu aurretik eta produktu edo zerbitzuen eskaerak egin aurretik.
*Beste izen eta markak beste batzuen jabetza direla erreklamatu daitezke.
1.3. Postontzi Bezeroa Intel FPGA IP v20.1.1
3. taula. v20.1.1 2021.12.13
| Intel Quartus Prime bertsioa |
Deskribapena | Eragina |
| 21.4 | • Krypto-zerbitzuaren parametroaren izena eguneratua HAS_OFFLOAD Kripto-zerbitzua gaitzeko • Ordeztu safeclib memcpy inplementazioa generikoarekin memcpy HAL kontrolatzailean. |
— |
1.4. Postontzi Bezeroa Intel FPGA IP v20.1.0
4. taula. v20.1.0 2021.10.04
| Intel Quartus Prime bertsioa |
Deskribapena | Eragina |
| 21.3 | HAS_OFFLOAD parametroa gehitu da kriptografikoa onartzeko deskargatzea. Ezaugarri hau Intel Agilex™ gailuetarako bakarrik dago erabilgarri. |
Ezarritakoan, IPak gaitzen du crypto AXI hasierako interfazea. |
| RN-1201-tik kaleratze-oharrak zati-zenbakia aldatu da RN-1259. |
— |
1.5. Postontzi Bezeroa Intel FPGA IP v20.0.2
5. taula. v20.0.2 2021.03.29
| Intel Quartus Prime bertsioa | Deskribapena | Eragina |
| 21. | Tenporizadorea 1 eta 2. tenporizadorearen atzerapen-erregistroak berrezartzeko laguntza gehitu da Postontzi Bezeroaren Intel FPGA IP berrezartzeko baieztapena gertatuz gero. | Timer 1 eta Timer 2-k ez du eraginik Intel Quartus Prime software bertsioaren erabilera erregistratzen 20.2 eta 20.4. Birsortu behar duzu Postontzi Bezeroa Intel FPGA IP Inteletik mugitzean Quartus Prime software bertsioa 20.4 edo lehenago Intel Quartus Prime software bertsioa 21.1. |
| Laguntza gehitu da Postontzi Bezeroaren Intel FPGA IP IRQ seinalearen eta Nios II prozesadorearen IRQ seinalearen arteko konexio-gaitasuna gaitzeko. | Ezaugarri hau gaitzeko, Intel Quartus Prime softwarearen 21.1 bertsiora migratu eta Postbox Client Intel FPGA IP birsortu behar duzu. |
1.6. Postontzi Bezeroa Intel FPGA IP v20.0.0
6. taula. v20.0.0 2020.04.13
| Intel Quartus Prime bertsioa |
Deskribapena | Eragina |
| 20. | EOP_TIMEOUT etenerako euskarria gehitu da, komando osoak paketearen amaiera ez zuela barne hartzen adierazten duena. | Eten hauek erabil ditzakezu osatu gabeko transakzioen akatsak hautemateko kudeatzeko. |
| SDM barruan errore bat gertatu dela adierazten duen BACKPRESSURE_TIMEOUT etenerako laguntza gehitu da. |
1.7. Postontzi Bezeroa Intel FPGA IP v19.3
7. taula. v19.3 2019.09.30
| Intel Quartus Prime bertsioa |
Deskribapena | Eragina |
| 19. | Intel Agilex gailuetarako gailuen laguntza gehitu da. | Orain IP hau Intel Agilex gailuetan erabil dezakezu. |
| COMMAND_INVALID etenaldirako laguntza gehitu da, goiburuak zehaztutako komandoaren luzera ez datorrela bat bidalitako benetako komandoarekin adierazten duena. | Eten hau gaizki zehaztutako komandoak identifikatzeko erabil dezakezu. | |
| IP honen izena Intel FPGA Stratix 10 Postontzi Bezerotik Postontzi Bezero Intel FPGA IP izatera aldatu da. | IP honek orain Intel Stratix® 10 eta Intel Agilex gailuak onartzen ditu. Erabili izen berria Intel Quartus Prime softwarean edo P hau aurkitzeko web. | |
| IP bertsioaren egitura berria gehitu da. | IP bertsioaren zenbakia Intel Quartus Prime softwarearen bertsio batetik bestera alda daiteke. |
1.8. Intel FPGA Stratix 10 Postontzi Bezeroa v17.1
8. taula. v17.1 2017.10.30
| Intel Quartus Prime bertsioa |
Deskribapena | Eragina |
| 17. | Hasierako kaleratzea. | — |
1.9. Postontzi Bezeroa Intel FPGA IP Erabiltzailearen Gida Artxiboak
Erabiltzaile-gida honen azken bertsioak eta aurrekoak ikusteko, ikusi Mailbox Client Intel FPGA IP Erabiltzailearen Gidara. IP edo software-bertsio bat zerrendatzen ez bada, aurreko IP-aren edo software-bertsioaren erabiltzailearen gida aplikatuko da.
IP bertsioak Intel Quartus Prime Design Suite softwarearen bertsio berberak dira v19.1 arte. Intel Quartus Prime Design Suite softwarearen 19.2 bertsiotik edo geroago, IP nukleoek IP bertsioen eskema berria dute.
Postontziaren bezeroa Intel®
FPGA IP bertsioaren oharrak
Bidali Iritzia
Dokumentuak / Baliabideak
 |
intel Postontzi Bezeroa Intel FPGA IP [pdfErabiltzailearen gida Postontzi Bezeroa Intel FPGA IP, Bezeroa Intel FPGA IP, Intel FPGA IP, FPGA IP, IP |