9R1 ਅਲਫ਼ਾ ਡੇਟਾ ਪੈਰਲਲ ਸਿਸਟਮ ਯੂਜ਼ਰ ਮੈਨੂਅਲ

ਅਲਫ਼ਾ ਡਾਟਾ ਲੋਗੋ

ADS-STANDALONE/9R1 ਉਪਭੋਗਤਾ ਮੈਨੂਅਲ 

ਦਸਤਾਵੇਜ਼ ਸੰਸ਼ੋਧਨ: 1.2 

10/05/2023

© 2023 ਕਾਪੀਰਾਈਟ ਅਲਫ਼ਾ ਡੇਟਾ ਪੈਰਲਲ ਸਿਸਟਮਜ਼ ਲਿ. 

ਸਾਰੇ ਹੱਕ ਰਾਖਵੇਂ ਹਨ. 

ਇਹ ਪ੍ਰਕਾਸ਼ਨ ਕਾਪੀਰਾਈਟ ਕਾਨੂੰਨ ਦੁਆਰਾ ਸੁਰੱਖਿਅਤ ਹੈ, ਸਾਰੇ ਅਧਿਕਾਰ ਰਾਖਵੇਂ ਹਨ। ਇਸ ਪ੍ਰਕਾਸ਼ਨ ਦੇ ਕਿਸੇ ਵੀ ਹਿੱਸੇ ਨੂੰ ਅਲਫ਼ਾ ਡੇਟਾ ਪੈਰਲਲ ਸਿਸਟਮਜ਼ ਲਿਮਟਿਡ ਦੀ ਪੂਰਵ ਲਿਖਤੀ ਸਹਿਮਤੀ ਤੋਂ ਬਿਨਾਂ, ਕਿਸੇ ਵੀ ਆਕਾਰ ਜਾਂ ਰੂਪ ਵਿੱਚ ਦੁਬਾਰਾ ਨਹੀਂ ਬਣਾਇਆ ਜਾ ਸਕਦਾ ਹੈ। 

ਮੁਖ਼ ਦਫ਼ਤਰ
ਪਤਾ: ਸੂਟ L4A, 160 ਡੁੰਡੀ ਸਟ੍ਰੀਟ, ਏਡਿਨਬਰਗ, EH11 1DQ, UK
ਟੈਲੀਫੋਨ: +44 131 558 2600
ਫੈਕਸ: +44 131 558 2700
ਈਮੇਲ: sales@alpha-data.com
webਸਾਈਟ: http://www.alpha-data.com

ਅਮਰੀਕੀ ਦਫ਼ਤਰ
10822 ਵੈਸਟ ਟੋਲਰ ਡਰਾਈਵ, ਸੂਟ 250 ਲਿਟਲਟਨ, ਸੀਓ 80127
(303) 954 8768
(866) 820 9956 - ਟੋਲ ਫ੍ਰੀ
sales@alpha-data.com
http://www.alpha-data.com

ਸਾਰੇ ਟ੍ਰੇਡਮਾਰਕ ਉਹਨਾਂ ਦੇ ਸਬੰਧਤ ਮਾਲਕਾਂ ਦੀ ਸੰਪਤੀ ਹਨ।

ਜਾਣ-ਪਛਾਣ

ADS-STANDALONE/9R1 ਇੱਕ ਸਟੈਂਡ-ਅਲੋਨ RFSoC ਐਨਕਲੋਜ਼ਰ ਹੈ ਜੋ 16-RF ਐਨਾਲਾਗ ਚੈਨਲ, ਈਥਰਨੈੱਟ, RS232 ਸੀਰੀਅਲ COM, USB, ਅਤੇ QSFP IO ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ। RF ਚੈਨਲ 10GSPS (DAC) ਅਤੇ 5 GSPS (ADC) ਤੱਕ ਚੱਲ ਸਕਦੇ ਹਨ।

ADS-STANDALONE/9R1 ਇੱਕ ਸਿੰਗਲ 15V-30V ਇਨਪੁਟ ਪਾਵਰ ਸਪਲਾਈ ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ। ਇੱਕ ਆਨ-ਬੋਰਡ ਸਿਸਟਮ ਮਾਨੀਟਰ ਮਾਈਕ੍ਰੋ-ਕੰਟਰੋਲਰ ਵੋਲਯੂਮ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈtagਤਿਆਰ ਕੀਤੀ ਬਿਜਲੀ ਸਪਲਾਈ ਦੀ ਈ/ਮੌਜੂਦਾ ਨਿਗਰਾਨੀ, ਨਾਲ ਹੀ ਮਾਈਕ੍ਰੋ USB ਇੰਟਰਫੇਸ ਰਾਹੀਂ ਸਪਲਾਈ ਨੂੰ ਚਾਲੂ/ਬੰਦ ਕਰਨ ਦੀ ਸਮਰੱਥਾ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ। ਇੱਕ USB ਤੋਂ ਜੇTAG ਸਰਕਟ ਵੀ ਪ੍ਰਦਾਨ ਕੀਤਾ ਗਿਆ ਹੈ, ਜੋ ਕਿ ਜੇTAG ਬਾਹਰੀ ਜੇ ਦੀ ਲੋੜ ਤੋਂ ਬਿਨਾਂ ਚੇਨTAG ਡੱਬਾ

ਮੁੱਖ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ

ਮੁੱਖ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ 

  • PS ਬਲਾਕ ਦੇ ਨਾਲ Xilinx RFSoC FPGA ਜਿਸ ਵਿੱਚ ਸ਼ਾਮਲ ਹਨ:
    • ਕਵਾਡ-ਕੋਰ ਏਆਰਐਮ ਕੋਰਟੈਕਸ-ਏ53, ਡਿਊਲ-ਕੋਰ ਏਆਰਐਮ ਕੋਰਟੈਕਸ-ਆਰ5, ਮਾਲੀ-400 ਜੀ.ਪੀ.ਯੂ.
    • DDR1-4 SDRAM 2400GB ਦਾ 2 ਬੈਂਕ
    • ਦੋ Quad SPI ਫਲੈਸ਼ ਮੈਮੋਰੀ, 512Mb ਹਰੇਕ
    • USB
    • RS232 ਸੀਰੀਅਲ COM ਪੋਰਟ
    • ਗੀਗਾਬਿਟ ਈਥਰਨੈੱਟ
  • ਪ੍ਰੋਗਰਾਮੇਬਲ ਲਾਜਿਕ (PL) ਬਲਾਕ ਜਿਸ ਵਿੱਚ ਸ਼ਾਮਲ ਹਨ:
    • 4 HSSIO QSFP ਕਨੈਕਟਰ ਨਾਲ ਲਿੰਕ ਕਰਦਾ ਹੈ
    • DDR2-4 SDRAM ਦੇ 2400 ਬੈਂਕ, ਪ੍ਰਤੀ ਬੈਂਕ 1GB
  • ਆਰਐਫ ਐਸampਲਿੰਗ ਬਲਾਕ ਜਿਸ ਵਿੱਚ ਸ਼ਾਮਲ ਹਨ:
    • 8 12-ਬਿੱਟ 4/5GSPS RF-ADCs
    • 8 14-ਬਿੱਟ 6.5/10GSPS RF-DACs
    • 8 ਨਰਮ-ਫੈਸਲਾ FECs (ਸਿਰਫ਼ ZU28DR/ZU48DR)
    • ਪੂਰਾ ਸਕੇਲ ਇੰਪੁੱਟ (100MHz/ZU27DR): 5.0dBm
    • ਪੂਰਾ ਸਕੇਲ ਆਉਟਪੁੱਟ (100MHz/20mA ਮੋਡ/ZU27DR): -4.5dBm
    • ਪੂਰਾ ਸਕੇਲ ਆਉਟਪੁੱਟ (100MHz/32mA ਮੋਡ/ZU48DR): 1.15dBm
  • ਇਸ ਨਾਲ ਫਰੰਟ ਪੈਨਲ IO ਇੰਟਰਫੇਸ:
    • 8 HF ਸਿੰਗਲ ਖਤਮ ADC ਸਿਗਨਲ
    • 8 HF ਸਿੰਗਲ ਸਮਾਪਤ DAC ਸਿਗਨਲ
    • RF s ਲਈ ਹਵਾਲਾ ਘੜੀ ਇੰਪੁੱਟampਲਿੰਗ ਬਲਾਕ
    • RF s ਤੋਂ ਹਵਾਲਾ ਘੜੀ ਆਉਟਪੁੱਟampਲਿੰਗ ਬਲਾਕ
    • 2 ਡਿਜੀਟਲ GPIO

ਚਿੱਤਰ 1

ਚਿੱਤਰ 1 : ADS-ਸਟੈਂਡਲੋਨ/9R1 

ADMC-XMC-STANDALONE ਯੂਜ਼ਰ ਮੈਨੂਅਲ: https://www.alpha-data.com/xml/user_manuals/adc-xmc-standalone%20user%20manual.pdf

ADM-XRC-9R1 ਯੂਜ਼ਰ ਮੈਨੂਅਲ: https://www.alpha-data.com/xml/user_manuals/adm-xrc-9r1%20user%20manual.pdf

ADM-XRC-9R1 ਹਵਾਲਾ ਡਿਜ਼ਾਈਨ: https://www.alpha-data.com/resource/admxrc9r1

ਮੁੱਖ ਇੰਪੁੱਟ ਪਾਵਰ ਸਪਲਾਈ ਦੀਆਂ ਲੋੜਾਂ

ਕੁੱਲ ਬਿਜਲੀ ਦੀ ਲੋੜ ਖਾਸ FPGA ਡਿਜ਼ਾਈਨ 'ਤੇ ਨਿਰਭਰ ਕਰਦੀ ਹੈ। ਡਿਵਾਈਸ ਦੀਆਂ ਥਰਮਲ ਸੀਮਾਵਾਂ ਅਤੇ ਹੀਟਸਿੰਕ ਸੀਮਤ ਕਾਰਕ ਬਣਨ ਤੋਂ ਪਹਿਲਾਂ ਇੱਕ 60W ਸਪਲਾਈ ਸੰਭਾਵਤ ਤੌਰ 'ਤੇ ਜ਼ਿਆਦਾਤਰ FPGA ਡਿਜ਼ਾਈਨਾਂ ਲਈ ਕਾਫ਼ੀ ਜ਼ਿਆਦਾ ਹੋਵੇਗੀ। ਅਲਫ਼ਾ-ਡਾਟਾ ਕਿਸੇ ਖਾਸ FPGA ਡਿਜ਼ਾਈਨ ਲਈ ਕੁੱਲ ਪਾਵਰ ਲੋੜਾਂ ਦਾ ਅੰਦਾਜ਼ਾ ਲਗਾਉਣ ਲਈ ਇੱਕ ਪਾਵਰ ਸਪਲਾਈ ਐਸਟੀਮੇਟਰ ਸਪ੍ਰੈਡਸ਼ੀਟ ਪ੍ਰਦਾਨ ਕਰ ਸਕਦਾ ਹੈ। ਇੱਕ ਸਾਬਕਾample ਅਨੁਕੂਲ ਪਾਵਰ ਸਪਲ RS PRO ਭਾਗ ਨੰਬਰ 175-3290 ਹੈ: https://uk.rs-online.com/web/p/ac-dc-adapters/1753290

ਸਪਲਾਈ ਦੀਆਂ ਜ਼ਰੂਰਤਾਂ

ਸਾਰਣੀ 1 : ਸੁਝਾਏ ਗਏ ਇਨਪੁਟ ਸਪਲਾਈ ਨਿਰਧਾਰਨ

ਇੰਸਟਾਲੇਸ਼ਨ ਅਤੇ ਪਾਵਰ ਅੱਪ

  1. ਇੱਕ ਸੀਰੀਅਲ ਕੇਬਲ ਨੂੰ ਸੀਰੀਅਲ ਪੋਰਟ ਨਾਲ ਕਨੈਕਟ ਕਰੋ ਅਤੇ ਦੂਜੇ ਸਿਰੇ ਨੂੰ USB-ਤੋਂ-ਸੀਰੀਅਲ ਕਨਵਰਟਰ ਨਾਲ ਕਨੈਕਟ ਕਰੋ।
  2. 115200 ਬੌਡ, 8 ਡਾਟਾ ਬਿੱਟ, 1 ਸਟਾਪ ਬਿੱਟ ਨਾਲ ਇੱਕ ਸੀਰੀਅਲ ਟਰਮੀਨਲ ਖੋਲ੍ਹੋ।
  3. ਪਾਵਰ ਸਵਿੱਚ ਨੂੰ ਚਾਲੂ ਕਰੋ, ਅਤੇ PS ਨੂੰ ਅੰਦਰੂਨੀ SD ਕਾਰਡ ਤੋਂ ਬੂਟ ਕਰਨਾ ਸ਼ੁਰੂ ਕਰ ਦੇਣਾ ਚਾਹੀਦਾ ਹੈ।
  4. ਇੱਕ ਵਾਰ ਬੂਟ ਹੋਣ ਤੋਂ ਬਾਅਦ ਯੂਜ਼ਰਨੇਮ “ਰੂਟ” ਅਤੇ ਪਾਸਵਰਡ “ਰੂਟ” ਨਾਲ ਲੌਗਇਨ ਕਰੋ।
  5. ਆਰਐਫ ਨੂੰ ਚਲਾਉਣ ਲਈ ਸਾਬਕਾample design, ਕਮਾਂਡ ਦੀ ਵਰਤੋਂ ਕਰੋ “boardtest-9r1”

ਸਾਬਕਾ ਵੇਖੋampboardtest-9r1 ਐਪਲੀਕੇਸ਼ਨ ਦੇ ਸੰਚਾਲਨ ਬਾਰੇ ਵੇਰਵਿਆਂ ਲਈ le ਡਿਜ਼ਾਈਨ ਉਪਭੋਗਤਾ ਗਾਈਡ

JTAG ਇੰਟਰਫੇਸ

ਇੱਕ USB ਤੋਂ ਜੇTAG ਸਰਕਟ ਪ੍ਰਦਾਨ ਕੀਤਾ ਗਿਆ ਹੈ, XMC ਜੇ ਤੱਕ ਪਹੁੰਚ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈTAG ਇੱਕ ਬਾਹਰੀ ਪ੍ਰੋਗਰਾਮਿੰਗ ਬਾਕਸ ਦੀ ਲੋੜ ਤੋਂ ਬਿਨਾਂ ਇੰਟਰਫੇਸ (ਜਿਵੇਂ ਕਿ Xilinx ਪਲੇਟਫਾਰਮ ਕੇਬਲ II)। USB ਤੋਂ ਜੇTAG ਕਨਵਰਟਰ Vivado ਦੇ ਅਨੁਕੂਲ ਹੈ, ਅਤੇ ਹਾਰਡਵੇਅਰ ਮੈਨੇਜਰ ਵਿੱਚ ਡਿਜੀਲੈਂਟ ਡਿਵਾਈਸ ਦੇ ਰੂਪ ਵਿੱਚ ਦਿਖਾਈ ਦੇਵੇਗਾ। ਇੱਕ 14-ਪਿੰਨ ਜੇTAG ਸਿਰਲੇਖ ਵੀ ਉਪਲਬਧ ਹੈ, 14-ਪਿੰਨ ਹੈਡਰ ਜਾਂ USB ਤੋਂ J ਵਿਚਕਾਰ ਸਵਿਚ ਕਰਨ ਲਈ ਆਨ-ਬੋਰਡ ਮਲਟੀਪਲੈਕਸਰ ਦੇ ਨਾਲTAG ਪਰਿਵਰਤਕ. ਮਲਟੀਪਲੈਕਸਰ USB ਤੋਂ J ਨੂੰ ਚੁਣਦਾ ਹੈTAG ਸਰਕਟ ਜਦੋਂ ਇੱਕ ਮਾਈਕ੍ਰੋ USB ਕੇਬਲ ਜੁੜੀ ਹੁੰਦੀ ਹੈ।

ਮੌਜੂਦਾ/ਵੋਲਯੂਮtagਈ ਨਿਗਰਾਨੀ

ADS-STANDALONE/9R1 12V ਅਤੇ ਸੰਯੁਕਤ 3V3 ਅੰਦਰੂਨੀ ਸਪਲਾਈਆਂ 'ਤੇ ਮੌਜੂਦਾ ਸਮਝ ਕਾਰਜਸ਼ੀਲਤਾ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ। ਇਹ ਮੁੱਲ ਅਲਫ਼ਾ-ਡਾਟਾ “avr2util” ਉਪਯੋਗਤਾ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ ਮਾਈਕ੍ਰੋ-USB ਇੰਟਰਫੇਸ ਉੱਤੇ ਰਿਪੋਰਟ ਕੀਤੇ ਜਾ ਸਕਦੇ ਹਨ।

ਵਿੰਡੋਜ਼ ਲਈ Avr2util ਅਤੇ ਸੰਬੰਧਿਤ USB ਡਰਾਈਵਰ ਨੂੰ ਇੱਥੇ ਡਾਊਨਲੋਡ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ:

https://support.alpha-data.com/pub/firmware/utilities/windows/

ਲੀਨਕਸ ਲਈ Avr2util ਨੂੰ ਇੱਥੇ ਡਾਊਨਲੋਡ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ:

https://support.alpha-data.com/pub/firmware/utilities/linux/

"avr2util.exe /?" ਦੀ ਵਰਤੋਂ ਕਰੋ ਸਾਰੇ ਵਿਕਲਪ ਦੇਖਣ ਲਈ।

ਸਾਬਕਾ ਲਈample “avr2util.exe /usbcom \\.\com4 ਡਿਸਪਲੇ-ਸੈਂਸਰ” ਸਾਰੇ ਸੈਂਸਰ ਮੁੱਲ ਪ੍ਰਦਰਸ਼ਿਤ ਕਰੇਗਾ।

ਨੋਟ ਕਰੋ ਕਿ 'com4' ਨੂੰ ਇੱਥੇ ਸਾਬਕਾ ਵਜੋਂ ਵਰਤਿਆ ਗਿਆ ਹੈample, ਅਤੇ ਵਿੰਡੋਜ਼ ਡਿਵਾਈਸ ਮੈਨੇਜਰ ਦੇ ਅਧੀਨ ਨਿਰਧਾਰਤ com ਪੋਰਟ ਨੰਬਰ ਨਾਲ ਮੇਲ ਕਰਨ ਲਈ ਬਦਲਿਆ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ

ਆਨ-ਬੋਰਡ ਦੁਆਰਾ ਤਿਆਰ ਬਿਜਲੀ ਸਪਲਾਈ

ADS-STANDALONE/9R1 ਇੱਕ ਸਿੰਗਲ 3V-3V ਇਨਪੁਟ ਸਪਲਾਈ ਤੋਂ XMC ਸਾਈਟ ਦੁਆਰਾ ਲੋੜੀਂਦੀ 3V3/12V0_AUX/12V0/-15V30 ਸਪਲਾਈ ਤਿਆਰ ਕਰਦਾ ਹੈ। ਹਰੇਕ ਸਪਲਾਈ ਦੀਆਂ ਹੇਠ ਲਿਖੀਆਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਹਨ:

ਸਾਰਣੀ 2

ਸਾਰਣੀ 2 : ADS-STANDALONE/9R1 ਪਾਵਰ ਸਪਲਾਈ 

[1] 3V3_DIG ਅਤੇ 3V3_AUX ਰੇਲਾਂ ਇੱਕੋ ਸਪਲਾਈ ਤੋਂ ਉਤਪੰਨ ਹੁੰਦੀਆਂ ਹਨ, ਇਸਲਈ ਅਧਿਕਤਮ ਕਰੰਟ 3V3_AUX + 3V3_DIG ਦਾ ਸੁਮੇਲ ਹੈ। ਮੌਜੂਦਾ ਨਿਗਰਾਨੀ ਸੰਯੁਕਤ ਵਰਤਮਾਨ ਨੂੰ ਵੀ ਮਾਪਦੀ ਹੈ। [2] 3V3_AUX ਰੇਲ 3.3V-15V ਇੰਪੁੱਟ ਤੋਂ ਇੱਕ ਹਮੇਸ਼ਾ-ਚਾਲੂ 30V ਸਹਾਇਕ ਪਾਵਰ ਸਪਲਾਈ ਹੈ।

ਕਿਸੇ ਖਾਸ ਡਿਜ਼ਾਇਨ ਦੀ 3V3_DIG/3V3_AUX/12V0_DIG ਵਰਤਮਾਨ ਵਰਤੋਂ ਦਾ ਅੰਦਾਜ਼ਾ ਪਾਵਰ ਅਨੁਮਾਨ ਸਪ੍ਰੈਡਸ਼ੀਟ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਲਗਾਇਆ ਜਾ ਸਕਦਾ ਹੈ। ਸੰਪਰਕ ਕਰੋ support@alpha-data.com ਸਪ੍ਰੈਡਸ਼ੀਟ ਤੱਕ ਪਹੁੰਚ ਲਈ।

ਫਰੰਟ-ਪੈਨਲ I/O

ਫਰੰਟ ਪੈਨਲ ਇੰਟਰਫੇਸ ਵਿੱਚ ਇੱਕ 20-ਵੇਅ ਹਾਈ-ਸਪੀਡ ਕਨੈਕਟਰ ਹੁੰਦਾ ਹੈ। ਇਹ ਕਨੈਕਟਰ ਇੱਕ ਬਾਹਰੀ ਸੰਦਰਭ ਘੜੀ ਇੰਪੁੱਟ ਅਤੇ ਆਉਟਪੁੱਟ, ਦੋ GPIO ਪਿੰਨ, 8 DAC ਸਿਗਨਲ ਅਤੇ 8 ADC ਸਿਗਨਲਾਂ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ। ਕਨੈਕਟਰ ਭਾਗ ਨੰਬਰ ਨਿਕੋਮੈਟਿਕ CMM342D000F51-0020-240002 ਹੈ।

ਸਾਰਣੀ 3

ਸਾਰਣੀ 3 : ਫਰੰਟ ਪੈਨਲ I/O ਸਿਗਨਲ

ਚਿੱਤਰ 2

ਚਿੱਤਰ 2 : ਫਰੰਟ ਪੈਨਲ ਪਿਨਆਉਟ

ਰੀਅਰ-ਪੈਨਲ I/O

ਰੀਅਰ ਪੈਨਲ ਇੰਟਰਫੇਸ ਵਿੱਚ ਪਾਵਰ, USB, ਈਥਰਨੈੱਟ, QSFP, RS-232 UART, 14-ਪਿੰਨ ਜੇ.TAG ਅਤੇ ਮਾਈਕ੍ਰੋ USB ਕਨੈਕਟਰ।

ਚਿੱਤਰ 3

ਚਿੱਤਰ 3 : ਰੀਅਰ ਪੈਨਲ ਪਿਨਆਉਟ 

ਚਿੱਤਰ 4

ਚਿੱਤਰ 4 : RS-232 ਪਿਨਆਉਟ 

QSFP ਪਿਨਆਊਟ

QSFP ਪਿੰਜਰਾ FPGA ਬੈਂਕ 129 ਨਾਲ ਜੁੜਿਆ ਹੋਇਆ ਹੈ।

ਸਾਰਣੀ 4

ਸਾਰਣੀ 4 : J9 ਲਈ ADM-XRC-1R3 pcb ਸੰਸ਼ੋਧਨ 16+ ਪਿਨਆਊਟ 

ਮਾਪ

ਮਾਪ

ਸਾਰਣੀ 5 : ADS-ਸਟੈਂਡਲੋਨ/9R1 ਮਾਪ 

ਆਰਡਰ ਕੋਡ

ADS-ਸਟੈਂਡਲੋਨ/X/T 

ਸਾਰਣੀ 6

ਸਾਰਣੀ 6 : ADC-XMC-ਸਟੈਂਡਲੋਨ ਆਰਡਰ ਕੋਡ 

ਸੰਸ਼ੋਧਨ ਇਤਿਹਾਸ

ਸੰਸ਼ੋਧਨ ਇਤਿਹਾਸ

ਪਤਾ: ਸੂਟ L4A, 160 ਡੁੰਡੀ ਸਟ੍ਰੀਟ,
ਐਡਿਨਬਰਗ, EH11 1DQ, UK
ਟੈਲੀਫੋਨ: +44 131 558 2600
ਫੈਕਸ: +44 131 558 2700
ਈਮੇਲ: sales@alpha-data.com
webਸਾਈਟ: http://www.alpha-data.com

ਪਤਾ: 10822 ਵੈਸਟ ਟੋਲਰ ਡਰਾਈਵ, ਸੂਟ 250
ਲਿਟਲਟਨ, CO 80127
ਟੈਲੀਫੋਨ: (303) 954 8768
ਫੈਕਸ: (866) 820 9956 - ਟੋਲ ਫ੍ਰੀ
ਈਮੇਲ: sales@alpha-data.com
webਸਾਈਟ: http://www.alpha-data.com

ਦਸਤਾਵੇਜ਼ / ਸਰੋਤ

ALPHA DATA 9R1 ਅਲਫ਼ਾ ਡੇਟਾ ਪੈਰਲਲ ਸਿਸਟਮ [pdf] ਯੂਜ਼ਰ ਮੈਨੂਅਲ
9R1 ਅਲਫ਼ਾ ਡੇਟਾ ਪੈਰਲਲ ਸਿਸਟਮ, 9R1, ਅਲਫ਼ਾ ਡੇਟਾ ਪੈਰਲਲ ਸਿਸਟਮ, ਡੇਟਾ ਪੈਰਲਲ ਸਿਸਟਮ, ਪੈਰਲਲ ਸਿਸਟਮ, ਸਿਸਟਮ

ਹਵਾਲੇ

ਇੱਕ ਟਿੱਪਣੀ ਛੱਡੋ

ਤੁਹਾਡਾ ਈਮੇਲ ਪਤਾ ਪ੍ਰਕਾਸ਼ਿਤ ਨਹੀਂ ਕੀਤਾ ਜਾਵੇਗਾ। ਲੋੜੀਂਦੇ ਖੇਤਰਾਂ ਨੂੰ ਚਿੰਨ੍ਹਿਤ ਕੀਤਾ ਗਿਆ ਹੈ *