સામગ્રી છુપાવો
1 9R1 આલ્ફા ડેટા પેરેલલ સિસ્ટમ્સ યુઝર મેન્યુઅલ
1.1 પરિચય
1.1.1 મુખ્ય લક્ષણો
1.2 મુખ્ય ઇનપુટ પાવર સપ્લાય જરૂરિયાતો
1.3 ઇન્સ્ટોલેશન અને પાવર અપ
1.4 JTAG ઈન્ટરફેસ
1.5 વર્તમાન/વોલ્યુમtagઇ મોનીટરીંગ
1.6 ઓન-બોર્ડ જનરેટેડ પાવર સપ્લાય
1.7 ફ્રન્ટ-પેનલ I/O
1.8 રીઅર-પેનલ I/O
1.9 QSFP પિનઆઉટ
1.10 પરિમાણો
1.11 ઓર્ડર કોડ
1.12 પુનરાવર્તન ઇતિહાસ
2 દસ્તાવેજો / સંસાધનો
2.1 સંદર્ભો

9R1 આલ્ફા ડેટા પેરેલલ સિસ્ટમ્સ યુઝર મેન્યુઅલ

આલ્ફા ડેટા લોગો

ADS-STANDALONE/9R1 વપરાશકર્તા માર્ગદર્શિકા 

દસ્તાવેજ પુનરાવર્તન: 1.2 

10/05/2023

© 2023 કોપીરાઇટ આલ્ફા ડેટા પેરેલલ સિસ્ટમ્સ લિ. 

સર્વાધિકાર આરક્ષિત. 

આ પ્રકાશન કોપીરાઈટ કાયદા દ્વારા સુરક્ષિત છે, તમામ અધિકારો અનામત છે. આ પ્રકાશનનો કોઈપણ ભાગ આલ્ફા ડેટા પેરેલલ સિસ્ટમ્સ લિ.ની પૂર્વ લેખિત સંમતિ વિના, કોઈપણ આકાર અથવા સ્વરૂપમાં પુનઃઉત્પાદિત કરી શકાશે નહીં. 

મુખ્ય કચેરી
સરનામું: સ્યુટ L4A, 160 ડંડી સ્ટ્રીટ, એડિનબર્ગ, EH11 1DQ, UK
ટેલિફોન: +44 131 558 2600
ફેક્સ: +44 131 558 2700
ઇમેઇલ: sales@alpha-data.com
webસાઇટ: http://www.alpha-data.com

યુએસ ઓફિસ
10822 વેસ્ટ ટોલર ડ્રાઇવ, સ્યુટ 250 લિટલટન, CO 80127
(303) 954 8768
(866) 820 9956 – ટોલ ફ્રી
sales@alpha-data.com
http://www.alpha-data.com

બધા ટ્રેડમાર્ક્સ તેમના સંબંધિત માલિકોની મિલકત છે.

પરિચય

ADS-STANDALONE/9R1 એ 16-RF એનાલોગ ચેનલો, ઇથરનેટ, RS232 સીરીયલ COM, USB, અને QSFP IO પ્રદાન કરતું સ્ટેન્ડ-અલોન RFSoC એન્ક્લોઝર છે. આરએફ ચેનલો 10GSPS (DAC) અને 5 GSPS (ADC) સુધી ચાલી શકે છે.

ADS-STANDALONE/9R1 સિંગલ 15V-30V ઇનપુટ પાવર સપ્લાયનો ઉપયોગ કરે છે. ઓન-બોર્ડ સિસ્ટમ મોનિટર માઇક્રો-કંટ્રોલર વોલ્યુમ પ્રદાન કરે છેtagજનરેટેડ પાવર સપ્લાયનું ઇ/વર્તમાન મોનિટરિંગ, તેમજ માઇક્રો યુએસબી ઇન્ટરફેસ દ્વારા સપ્લાય ચાલુ/બંધ કરવાની ક્ષમતા પૂરી પાડે છે. એક યુએસબી ટુ જેTAG સર્કિટ પણ આપવામાં આવે છે, જે જેTAG બાહ્ય Jની જરૂર વગર સાંકળTAG બોક્સ

મુખ્ય લક્ષણો

મુખ્ય લક્ષણો 

  • Xilinx RFSoC FPGA જેમાં PS બ્લોકનો સમાવેશ થાય છે:
    • ક્વાડ-કોર એઆરએમ કોર્ટેક્સ-એ53, ડ્યુઅલ-કોર એઆરએમ કોર્ટેક્સ-આર5, માલી-400 GPU
    • DDR1-4 SDRAM 2400GB ની 2 બેંક
    • બે ક્વાડ SPI ફ્લેશ મેમરી, 512Mb દરેક
    • યુએસબી
    • RS232 સીરીયલ COM પોર્ટ
    • ગીગાબીટ ઈથરનેટ
  • પ્રોગ્રામેબલ લોજિક (PL) બ્લોક જેમાં નીચેનાનો સમાવેશ થાય છે:
    • 4 HSSIO QSFP કનેક્ટર સાથે લિંક કરે છે
    • DDR2-4 SDRAM ની 2400 બેંકો, બેંક દીઠ 1GB
  • આરએફ એસampલિંગ બ્લોક જેમાં નીચેનાનો સમાવેશ થાય છે:
    • 8 12-બીટ 4/5GSPS RF-ADCs
    • 8 14-બીટ 6.5/10GSPS RF-DACs
    • 8 નરમ-નિર્ણય FECs (માત્ર ZU28DR/ZU48DR)
    • સંપૂર્ણ સ્કેલ ઇનપુટ (100MHz/ZU27DR): 5.0dBm
    • સંપૂર્ણ સ્કેલ આઉટપુટ (100MHz/20mA મોડ/ZU27DR): -4.5dBm
    • સંપૂર્ણ સ્કેલ આઉટપુટ (100MHz/32mA મોડ/ZU48DR): 1.15dBm
  • ફ્રન્ટ પેનલ IO ઇન્ટરફેસ સાથે:
    • 8 HF સિંગલ એન્ડેડ ADC સિગ્નલ
    • 8 HF સિંગલ એન્ડેડ DAC સિગ્નલ
    • RF s માટે સંદર્ભ ઘડિયાળ ઇનપુટampલિંગ બ્લોક્સ
    • RF s માંથી સંદર્ભ ઘડિયાળ આઉટપુટampલિંગ બ્લોક્સ
    • 2 ડિજિટલ GPIO

આકૃતિ 1

આકૃતિ 1 : ADS-STANDALONE/9R1 

ADMC-XMC-સ્ટેન્ડઅલોન વપરાશકર્તા માર્ગદર્શિકા: https://www.alpha-data.com/xml/user_manuals/adc-xmc-standalone%20user%20manual.pdf

ADM-XRC-9R1 વપરાશકર્તા માર્ગદર્શિકા: https://www.alpha-data.com/xml/user_manuals/adm-xrc-9r1%20user%20manual.pdf

ADM-XRC-9R1 સંદર્ભ ડિઝાઇન: https://www.alpha-data.com/resource/admxrc9r1

મુખ્ય ઇનપુટ પાવર સપ્લાય જરૂરિયાતો

ચોક્કસ FPGA ડિઝાઇનના આધારે કુલ પાવર જરૂરિયાત બદલાશે. ઉપકરણની થર્મલ મર્યાદા અને હીટસિંક મર્યાદિત પરિબળ બને તે પહેલાં 60W પુરવઠો મોટાભાગની FPGA ડિઝાઇન માટે પર્યાપ્ત કરતાં વધુ હશે. આલ્ફા-ડેટા ચોક્કસ FPGA ડિઝાઇન માટે કુલ પાવર જરૂરિયાતોનો અંદાજ કાઢવા માટે પાવર સપ્લાય એસ્ટીમેટર સ્પ્રેડશીટ પ્રદાન કરી શકે છે. એક માજીample સુસંગત પાવર સપલ એ RS PRO ભાગ નંબર 175-3290 છે: https://uk.rs-online.com/web/p/ac-dc-adapters/1753290

પુરવઠા જરૂરિયાતો

કોષ્ટક 1 : સૂચવેલ ઇનપુટ સપ્લાય વિશિષ્ટતાઓ

ઇન્સ્ટોલેશન અને પાવર અપ

  1. સીરીયલ કેબલને સીરીયલ પોર્ટ સાથે જોડો અને બીજા છેડાને USB-ટુ-સીરીયલ કન્વર્ટર સાથે જોડો.
  2. 115200 બાઉડ, 8 ડેટા બિટ્સ, 1 સ્ટોપ બિટ સાથે સીરીયલ ટર્મિનલ ખોલો.
  3. પાવર સ્વીચ ચાલુ કરો, અને PS એ પછી આંતરિક SD કાર્ડથી બુટ થવાનું શરૂ કરવું જોઈએ.
  4. એકવાર બુટ થયા પછી યુઝરનેમ “રુટ” અને પાસવર્ડ “રુટ” વડે લોગીન કરો.
  5. RF ચલાવવા માટે ભૂતપૂર્વampલે ડિઝાઇન, "બોર્ડટેસ્ટ-9r1" આદેશનો ઉપયોગ કરો

ભૂતપૂર્વ જુઓampboardtest-9r1 એપ્લિકેશનની કામગીરી પર વિગતો માટે le ડિઝાઇન વપરાશકર્તા માર્ગદર્શિકા

JTAG ઈન્ટરફેસ

એક યુએસબી ટુ જેTAG સર્કિટ પ્રદાન કરવામાં આવે છે, જે XMC J ને ઍક્સેસ આપે છેTAG બાહ્ય પ્રોગ્રામિંગ બોક્સની જરૂર વગર ઇન્ટરફેસ (દા.ત. Xilinx પ્લેટફોર્મ કેબલ II). યુએસબી થી જેTAG કન્વર્ટર Vivado સાથે સુસંગત છે, અને હાર્ડવેર મેનેજરમાં ડિજિલેન્ટ ઉપકરણ તરીકે દેખાશે. 14-પિન જેTAG હેડર પણ ઉપલબ્ધ છે, ઓન-બોર્ડ મલ્ટિપ્લેક્સર સાથે 14-પિન હેડર અથવા USB થી J વચ્ચે સ્વિચ કરવા માટેTAG કન્વર્ટર મલ્ટિપ્લેક્સર USB થી J પસંદ કરે છેTAG જ્યારે માઇક્રો યુએસબી કેબલ જોડાયેલ હોય ત્યારે સર્કિટ.

વર્તમાન/વોલ્યુમtagઇ મોનીટરીંગ

ADS-STANDALONE/9R1 12V અને સંયુક્ત 3V3 આંતરિક પુરવઠા પર વર્તમાન અર્થની કાર્યક્ષમતા પ્રદાન કરે છે. આ મૂલ્યો આલ્ફા-ડેટા "avr2util" ઉપયોગિતાનો ઉપયોગ કરીને માઇક્રો-USB ઇન્ટરફેસ પર જાણ કરી શકાય છે.

વિન્ડોઝ માટે avr2util અને સંકળાયેલ યુએસબી ડ્રાઈવર અહીં ડાઉનલોડ કરી શકાય છે:

https://support.alpha-data.com/pub/firmware/utilities/windows/

Linux માટે Avr2util અહીં ડાઉનલોડ કરી શકાય છે:

https://support.alpha-data.com/pub/firmware/utilities/linux/

"avr2util.exe /?" નો ઉપયોગ કરો બધા વિકલ્પો જોવા માટે.

માજી માટેample “avr2util.exe /usbcom \\.\com4 ડિસ્પ્લે-સેન્સર્સ” તમામ સેન્સર મૂલ્યો પ્રદર્શિત કરશે.

નોંધ કરો કે 'com4'નો ઉપયોગ અહીં ex તરીકે થાય છેample, અને વિન્ડોઝ ડિવાઈસ મેનેજર હેઠળ સોંપેલ કોમ પોર્ટ નંબર સાથે મેળ કરવા બદલ બદલવો જોઈએ

ઓન-બોર્ડ જનરેટેડ પાવર સપ્લાય

ADS-STANDALONE/9R1 એક જ 3V-3V ઇનપુટ સપ્લાયમાંથી XMC સાઇટ દ્વારા જરૂરી 3V3/12V0_AUX/12V0/-15V30 સપ્લાય જનરેટ કરે છે. દરેક પુરવઠામાં નીચેના વિશિષ્ટતાઓ છે:

કોષ્ટક 2

કોષ્ટક 2 : ADS-STANDALONE/9R1 પાવર સપ્લાય 

[1] 3V3_DIG અને 3V3_AUX રેલ્સ સમાન પુરવઠામાંથી ઉત્પન્ન થાય છે, તેથી મહત્તમ પ્રવાહ એ 3V3_AUX + 3V3_DIG નું સંયોજન છે. વર્તમાન મોનિટરિંગ સંયુક્ત વર્તમાનને પણ માપે છે. [2] 3V3_AUX રેલ એ 3.3V-15V ઇનપુટમાંથી હંમેશા-ચાલુ 30V સહાયક વીજ પુરવઠો છે.

પાવર અંદાજ સ્પ્રેડશીટનો ઉપયોગ કરીને ચોક્કસ ડિઝાઇનના 3V3_DIG/3V3_AUX/12V0_DIG વર્તમાન વપરાશનો અંદાજ લગાવી શકાય છે. સંપર્ક કરો support@alpha-data.com સ્પ્રેડશીટની ઍક્સેસ માટે.

ફ્રન્ટ-પેનલ I/O

ફ્રન્ટ પેનલ ઇન્ટરફેસમાં 20-વે હાઇ-સ્પીડ કનેક્ટરનો સમાવેશ થાય છે. આ કનેક્ટર બાહ્ય સંદર્ભ ઘડિયાળ ઇનપુટ અને આઉટપુટ, બે GPIO પિન, 8 DAC સિગ્નલ અને 8 ADC સિગ્નલને સપોર્ટ કરે છે. કનેક્ટર ભાગ નંબર નિકોમેટિક CMM342D000F51-0020-240002 છે.

કોષ્ટક 3

કોષ્ટક 3 : ફ્રન્ટ પેનલ I/O સિગ્નલો

આકૃતિ 2

આકૃતિ 2 : ફ્રન્ટ પેનલ પિનઆઉટ

રીઅર-પેનલ I/O

પાછળના પેનલ ઈન્ટરફેસમાં પાવર, યુએસબી, ઈથરનેટ, ક્યુએસએફપી, આરએસ-232 યુએઆરટી, 14-પિન જે.TAG અને માઇક્રો યુએસબી કનેક્ટર્સ.

આકૃતિ 3

આકૃતિ 3 : રીઅર પેનલ પિનઆઉટ 

આકૃતિ 4

આકૃતિ 4 : RS-232 પિનઆઉટ 

QSFP પિનઆઉટ

QSFP કેજ FPGA બેંક 129 સાથે જોડાયેલ છે.

કોષ્ટક 4

કોષ્ટક 4 : J9 માટે ADM-XRC-1R3 pcb પુનરાવર્તન 16+ પિનઆઉટ 

પરિમાણો

પરિમાણો

કોષ્ટક 5 : ADS-STANDALONE/9R1 પરિમાણો 

ઓર્ડર કોડ

એડીએસ-સ્ટેન્ડઅલોન/એક્સ/ટી 

કોષ્ટક 6

કોષ્ટક 6 : ADC-XMC-સ્ટેન્ડઅલોન ઓર્ડર કોડ 

પુનરાવર્તન ઇતિહાસ

પુનરાવર્તન ઇતિહાસ

સરનામું: સ્યુટ L4A, 160 ડંડી સ્ટ્રીટ,
એડિનબર્ગ, EH11 1DQ, UK
ટેલિફોન: +44 131 558 2600
ફેક્સ: +44 131 558 2700
ઇમેઇલ: sales@alpha-data.com
webસાઇટ: http://www.alpha-data.com

સરનામું: 10822 વેસ્ટ ટોલર ડ્રાઇવ, સ્યુટ 250
લિટલટન, CO 80127
ટેલિફોન: (303) 954 8768
ફેક્સ: (866) 820 9956 – ટોલ ફ્રી
ઇમેઇલ: sales@alpha-data.com
webસાઇટ: http://www.alpha-data.com

દસ્તાવેજો / સંસાધનો

ALPHA DATA 9R1 આલ્ફા ડેટા સમાંતર સિસ્ટમ્સ [પીડીએફ] વપરાશકર્તા માર્ગદર્શિકા
9R1 આલ્ફા ડેટા સમાંતર સિસ્ટમ્સ, 9R1, આલ્ફા ડેટા સમાંતર સિસ્ટમ્સ, ડેટા સમાંતર સિસ્ટમ્સ, સમાંતર સિસ્ટમ્સ, સિસ્ટમ્સ

સંદર્ભો

એક ટિપ્પણી મૂકો

તમારું ઇમેઇલ સરનામું પ્રકાશિત કરવામાં આવશે નહીં. જરૂરી ક્ષેત્રો ચિહ્નિત થયેલ છે *