មាតិកា លាក់
1 សៀវភៅណែនាំអ្នកប្រើប្រាស់ប្រព័ន្ធប៉ារ៉ាឡែលទិន្នន័យ 9R1 អាល់ហ្វា
1.1 សេចក្តីផ្តើម
1.1.1 លក្ខណៈសំខាន់ៗ
1.2 តម្រូវការការផ្គត់ផ្គង់ថាមពលបញ្ចូលសំខាន់
1.3 ការដំឡើងនិងថាមពល
1.4 JTAG ចំណុចប្រទាក់
1.5 បច្ចុប្បន្ន/វ៉ុលtage ការត្រួតពិនិត្យ
1.6 ការផ្គត់ផ្គង់ថាមពលដែលបង្កើតនៅលើក្តារ
1.7 បន្ទះខាងមុខ I/O
1.8 បន្ទះខាងក្រោយ I/O
1.9 QSFP pinout
1.10 វិមាត្រ
1.11 លេខកូដបញ្ជាទិញ
1.12 ប្រវត្តិកែប្រែ
2 ឯកសារ/ធនធាន
2.1 ឯកសារយោង

សៀវភៅណែនាំអ្នកប្រើប្រាស់ប្រព័ន្ធប៉ារ៉ាឡែលទិន្នន័យ 9R1 អាល់ហ្វា

និមិត្តសញ្ញាទិន្នន័យអាល់ហ្វា

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ADS-STANDALONE/9R1 

ការកែប្រែឯកសារ៖ ១.០ 

១០/១០/២០២៣

© 2023 រក្សាសិទ្ធិ Alpha Data Parallel Systems Ltd. 

រក្សាសិទ្ធិគ្រប់យ៉ាង។ 

ការបោះពុម្ពនេះត្រូវបានការពារដោយច្បាប់រក្សាសិទ្ធិ ដោយរក្សាសិទ្ធិគ្រប់យ៉ាង។ គ្មានផ្នែកណាមួយនៃការបោះពុម្ពនេះអាចត្រូវបានផលិតឡើងវិញក្នុងទម្រង់ ឬទម្រង់ណាមួយឡើយ ដោយគ្មានការយល់ព្រមជាលាយលក្ខណ៍អក្សរជាមុនពី Alpha Data Parallel Systems Ltd. 

ការិយាល័យកណ្តាល
អាស័យដ្ឋាន៖ Suite L4A, 160 Dundee Street, Edinburgh, EH11 1DQ, UK
ទូរស័ព្ទ៖ +44 131 558 2600
ទូរសារ៖ +44 131 558 2700
អ៊ីមែល៖ sales@alpha-data.com
webគេហទំព័រ៖ http://www.alpha-data.com

ការិយាល័យសហរដ្ឋអាមេរិក
10822 West Toller Drive, Suite 250 Littleton, CO 80127
(០៩) ៤១៥ ៦០០០
(866) 820 9956 - ឥតគិតថ្លៃ
sales@alpha-data.com
http://www.alpha-data.com

ពាណិជ្ជសញ្ញាទាំងអស់គឺជាកម្មសិទ្ធិរបស់ម្ចាស់រៀងៗខ្លួន។

សេចក្តីផ្តើម

ADS-STANDALONE/9R1 គឺជាឯករភជប់ RFSoC ឯករាជ្យដែលផ្តល់ 16-RF analogue channels, Ethernet, RS232 Serial COM, USB, និង QSFP IO ។ បណ្តាញ RF អាចដំណើរការរហូតដល់ 10GSPS (DAC) និង 5 GSPS (ADC)

ADS-STANDALONE/9R1 ប្រើការផ្គត់ផ្គង់ថាមពលបញ្ចូល 15V-30V តែមួយ។ ម៉ូនីទ័រប្រព័ន្ធនៅលើយន្តហោះ មីក្រូត្រួតពិនិត្យផ្តល់នូវវ៉ុលtage/ ការត្រួតពិនិត្យបច្ចុប្បន្ននៃការផ្គត់ផ្គង់ថាមពលដែលបានបង្កើត ក៏ដូចជាការផ្តល់នូវសមត្ថភាពក្នុងការបើក/បិទការផ្គត់ផ្គង់តាមរយៈចំណុចប្រទាក់ micro USB ។ USB ទៅ JTAG សៀគ្វីក៏ត្រូវបានផ្តល់ជូនផងដែរ ដោយផ្តល់នូវការចូលទៅកាន់ JTAG ខ្សែសង្វាក់ដោយមិនចាំបាច់មាន JTAG ប្រអប់។

លក្ខណៈសំខាន់ៗ

លក្ខណៈសំខាន់ៗ 

  • Xilinx RFSoC FPGA ជាមួយនឹងប្លុក PS រួមមាន:
    • Quad-core ARM Cortex-A53, Dual-core ARM Cortex-R5, Mali-400 GPU
    • ធនាគារ 1 នៃ DDR4-2400 SDRAM 2GB
    • អង្គចងចាំ Quad SPI Flash ចំនួនពីរ 512Mb នីមួយៗ
    • យូអេសប៊ី
    • ច្រក COM ស៊េរី RS232
    • អ៊ីសឺរណិត Gigabit
  • ប្លុក​តក្កវិជ្ជា​កម្មវិធី (PL) មាន​៖
    • 4 HSSIO ភ្ជាប់ទៅឧបករណ៍ភ្ជាប់ QSFP
    • ធនាគារចំនួន 2 នៃ DDR4-2400 SDRAM, 1GB ក្នុងមួយធនាគារ
  • RF Sampប្លុកលីងមាន៖
    • 8 12-bit 4/5GSPS RF-ADCs
    • 8 14-bit 6.5/10GSPS RF-DACs
    • FECs ការសម្រេចចិត្តទន់ចំនួន 8 (ZU28DR/ZU48DR តែប៉ុណ្ណោះ)
    • ការបញ្ចូលមាត្រដ្ឋានពេញ (100MHz/ZU27DR): 5.0dBm
    • ទិន្នផលខ្នាតពេញ (100MHz/20mA Mode/ZU27DR): -4.5dBm
    • ទិន្នផលខ្នាតពេញ (100MHz/32mA Mode/ZU48DR): 1.15dBm
  • បន្ទះខាងមុខ IO ចំណុចប្រទាក់ជាមួយ៖
    • 8 HF សញ្ញា ADC ដែលបានបញ្ចប់តែមួយ
    • 8 HF សញ្ញា DAC ដែលបានបញ្ចប់តែមួយ
    • ការបញ្ចូលនាឡិកាយោងសម្រាប់ RF sampប្លុកលីង
    • ទិន្នផលនាឡិកាយោងពី RF sampប្លុកលីង
    • 2 GPIO ឌីជីថល

រូបភាពទី 1

រូបភាពទី 1៖ ADS-STANDALONE/9R1 

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ADMC-XMC-STANDALONE៖ https://www.alpha-data.com/xml/user_manuals/adc-xmc-standalone%20user%20manual.pdf

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ADM-XRC-9R1៖ https://www.alpha-data.com/xml/user_manuals/adm-xrc-9r1%20user%20manual.pdf

ការរចនាយោង ADM-XRC-9R1៖ https://www.alpha-data.com/resource/admxrc9r1

តម្រូវការការផ្គត់ផ្គង់ថាមពលបញ្ចូលសំខាន់

តម្រូវការថាមពលសរុបនឹងប្រែប្រួលអាស្រ័យលើការរចនា FPGA ពិសេស។ ការផ្គត់ផ្គង់ថាមពល 60W ទំនងជាមានច្រើនជាងគ្រប់គ្រាន់សម្រាប់ការរចនា FPGA ភាគច្រើន មុនពេលដែនកំណត់កម្ដៅនៃឧបករណ៍ និងឧបករណ៍កម្តៅក្លាយជាកត្តាកំណត់។ Alpha-Data អាចផ្តល់នូវសៀវភៅបញ្ជីការប៉ាន់ប្រមាណការផ្គត់ផ្គង់ថាមពលដើម្បីប៉ាន់ប្រមាណតម្រូវការថាមពលសរុបសម្រាប់ការរចនា FPGA ជាក់លាក់មួយ។ អតីតample ការផ្គត់ផ្គង់ថាមពលដែលត្រូវគ្នាគឺ RS PRO លេខផ្នែក 175-3290: https://uk.rs-online.com/web/p/ac-dc-adapters/1753290

តម្រូវការផ្គត់ផ្គង់

តារាងទី 1៖ ការបញ្ជាក់ជាក់លាក់នៃការផ្គត់ផ្គង់ធាតុបញ្ចូលដែលបានស្នើ

ការដំឡើងនិងថាមពល

  1. ភ្ជាប់ខ្សែសៀរៀលទៅច្រកសៀរៀល ហើយភ្ជាប់ចុងម្ខាងទៀតទៅឧបករណ៍បំប្លែង USB-to-serial ។
  2. បើកស្ថានីយសៀរៀលជាមួយ 115200 baud, 8 ប៊ីតទិន្នន័យ, 1 stop bit ។
  3. បើកកុងតាក់ថាមពល ហើយ PS គួរតែចាប់ផ្តើមចាប់ផ្ដើមពីកាត SD ខាងក្នុង។
  4. នៅពេលចាប់ផ្តើមការចូលដោយប្រើឈ្មោះអ្នកប្រើ "root" និងពាក្យសម្ងាត់ "root" ។
  5. ដើម្បីដំណើរការ RF exampរចនា ប្រើពាក្យបញ្ជា "boardtest-9r1"

មើលអតីតample រចនាមគ្គុទ្ទេសក៍អ្នកប្រើប្រាស់សម្រាប់ព័ត៌មានលម្អិតអំពីប្រតិបត្តិការនៃកម្មវិធី boardtest-9r1

JTAG ចំណុចប្រទាក់

USB ទៅ JTAG សៀគ្វីត្រូវបានផ្តល់ដោយផ្តល់នូវការចូលទៅកាន់ XMC JTAG ចំណុចប្រទាក់ដោយមិនចាំបាច់មានប្រអប់សរសេរកម្មវិធីខាងក្រៅ (ឧទាហរណ៍ Xilinx Platform Cable II) ។ USB ទៅ JTAG កម្មវិធីបម្លែងគឺត្រូវគ្នាជាមួយ Vivado ហើយនឹងបង្ហាញនៅក្នុងកម្មវិធីគ្រប់គ្រងផ្នែករឹងជាឧបករណ៍ Digilent ។ A 14-pin JTAG ក្បាលក្បាលក៏អាចប្រើបានដែរ ជាមួយនឹងឧបករណ៍ពហុគុណនៅលើក្តារដើម្បីប្តូររវាងក្បាល 14-pin ឬ USB ទៅ JTAG កម្មវិធីបម្លែង Multiplexer ជ្រើសរើស USB ទៅ JTAG សៀគ្វីនៅពេលដែលខ្សែ micro USB ត្រូវបានភ្ជាប់។

បច្ចុប្បន្ន/វ៉ុលtage ការត្រួតពិនិត្យ

ADS-STANDALONE/9R1 ផ្តល់នូវមុខងារអារម្មណ៍បច្ចុប្បន្ននៅលើ 12V និងការផ្គត់ផ្គង់ខាងក្នុង 3V3 រួមបញ្ចូលគ្នា។ តម្លៃទាំងនេះអាចត្រូវបានរាយការណ៍នៅលើចំណុចប្រទាក់ micro-USB ដោយប្រើឧបករណ៍ប្រើប្រាស់ alpha-data “avr2util” ។

Avr2util សម្រាប់ Windows និងកម្មវិធីបញ្ជា USB ដែលពាក់ព័ន្ធអាចទាញយកបាននៅទីនេះ៖

https://support.alpha-data.com/pub/firmware/utilities/windows/

Avr2util សម្រាប់លីនុចអាចទាញយកបាននៅទីនេះ៖

https://support.alpha-data.com/pub/firmware/utilities/linux/

ប្រើ "avr2util.exe /?" ដើម្បីមើលជម្រើសទាំងអស់។

សម្រាប់អតីតample “avr2util.exe /usbcom \\.\com4 display-sensor” នឹងបង្ហាញតម្លៃឧបករណ៍ចាប់សញ្ញាទាំងអស់។

ចំណាំថា 'com4' ត្រូវបានប្រើនៅទីនេះជាអតីតample ហើយគួរតែត្រូវបានផ្លាស់ប្តូរដើម្បីផ្គូផ្គងលេខច្រក com ដែលបានកំណត់នៅក្រោមកម្មវិធីគ្រប់គ្រងឧបករណ៍វីនដូ

ការផ្គត់ផ្គង់ថាមពលដែលបង្កើតនៅលើក្តារ

ADS-STANDALONE/9R1 បង្កើតការផ្គត់ផ្គង់ 3V3/3V3_AUX/12V0/-12V0 ដែលត្រូវការដោយគេហទំព័រ XMC ពីការផ្គត់ផ្គង់បញ្ចូល 15V-30V តែមួយ។ ការផ្គត់ផ្គង់នីមួយៗមានលក្ខណៈជាក់លាក់ដូចខាងក្រោមៈ

តារាងទី 2

តារាងទី 2៖ ការផ្គត់ផ្គង់ថាមពល ADS-STANDALONE/9R1 

[1] ផ្លូវរថភ្លើង 3V3_DIG និង 3V3_AUX ត្រូវបានបង្កើតចេញពីការផ្គត់ផ្គង់ដូចគ្នា ដូច្នេះចរន្តអតិបរិមាគឺជាការរួមផ្សំនៃ 3V3_AUX + 3V3_DIG ។ ការត្រួតពិនិត្យបច្ចុប្បន្នក៏វាស់ចរន្តរួមបញ្ចូលគ្នាផងដែរ។ [2] ផ្លូវដែក 3V3_AUX គឺជាការផ្គត់ផ្គង់ថាមពលជំនួយ 3.3V ជានិច្ចពីការបញ្ចូល 15V-30V ។

ការប្រើប្រាស់បច្ចុប្បន្ន 3V3_DIG/3V3_AUX/12V0_DIG នៃការរចនាជាក់លាក់អាចត្រូវបានប៉ាន់ប្រមាណដោយប្រើសៀវភៅបញ្ជីការប៉ាន់ស្មានថាមពល។ ទំនាក់ទំនង support@alpha-data.com សម្រាប់ការចូលប្រើសៀវភៅបញ្ជី។

បន្ទះខាងមុខ I/O

ចំណុចប្រទាក់បន្ទះខាងមុខមានឧបករណ៍ភ្ជាប់ល្បឿនលឿន 20 ផ្លូវ។ ឧបករណ៍ភ្ជាប់នេះគាំទ្រការបញ្ចូល និងទិន្នផលនាឡិកាយោងខាងក្រៅ ម្ជុល GPIO ពីរ 8 សញ្ញា DAC និង 8 សញ្ញា ADC ។ លេខផ្នែកឧបករណ៍ភ្ជាប់គឺ Nicomatic CMM342D000F51-0020-240002។

តារាងទី 3

តារាងទី 3៖ សញ្ញា I/O បន្ទះខាងមុខ

រូបភាពទី 2

រូបភាពទី 2: បន្ទះខាងមុខ Pinout

បន្ទះខាងក្រោយ I/O

ចំណុចប្រទាក់បន្ទះខាងក្រោយមានថាមពល, USB, អ៊ីសឺរណិត, QSFP, RS-232 UART, 14-pin JTAG និងឧបករណ៍ភ្ជាប់ micro USB ។

រូបភាពទី 3

រូបភាពទី 3: បន្ទះខាងក្រោយ Pinout 

រូបភាពទី 4

រូបភាពទី 4: RS-232 Pinout 

QSFP pinout

ទ្រុង QSFP ត្រូវបានភ្ជាប់ទៅធនាគារ FPGA 129។

តារាងទី 4

តារាងទី 4៖ ការកែប្រែ ADM-XRC-9R1 pcb 3+ pinout សម្រាប់ J16 

វិមាត្រ

វិមាត្រ

តារាងទី 5៖ វិមាត្រ ADS-STANDALONE/9R1 

លេខកូដបញ្ជាទិញ

ADS-STANDALONE/X/T 

តារាងទី 6

តារាងទី ៦៖ លេខកូដបញ្ជាទិញ ADC-XMC-STANDALONE 

ប្រវត្តិកែប្រែ

ប្រវត្តិកែប្រែ

អាស័យដ្ឋានៈ Suite L4A, 160 Dundee Street,
Edinburgh, EH11 1DQ, ចក្រភពអង់គ្លេស
ទូរស័ព្ទ៖ +44 131 558 2600
ទូរសារ៖ +44 131 558 2700
អ៊ីមែល៖ sales@alpha-data.com
webគេហទំព័រ៖ http://www.alpha-data.com

អាស័យដ្ឋាន៖ 10822 West Toller Drive, Suite 250
Littleton, CO 80127
ទូរស័ព្ទ៖ (០២) ៨៨៤១ ៩០០០
ទូរសារ៖ (866) 820 9956 – ឥតគិតថ្លៃ
អ៊ីមែល៖ sales@alpha-data.com
webគេហទំព័រ៖ http://www.alpha-data.com

ឯកសារ/ធនធាន

ALPHA DATA 9R1 ប្រព័ន្ធប៉ារ៉ាឡែលទិន្នន័យអាល់ហ្វា [pdf] សៀវភៅណែនាំអ្នកប្រើប្រាស់
9R1 Alpha Data Parallel Systems, 9R1, Alpha Data Parallel Systems, Data Parallel Systems, ប្រព័ន្ធប៉ារ៉ាឡែល, ប្រព័ន្ធ

ឯកសារយោង

ទុកមតិយោបល់

អាសយដ្ឋានអ៊ីមែលរបស់អ្នកនឹងមិនត្រូវបានផ្សព្វផ្សាយទេ។ វាលដែលត្រូវការត្រូវបានសម្គាល់ *