Uživatelská příručka 9R1 Alpha Data Parallel Systems

Alpha Data Logo

Uživatelská příručka ADS-STANDALONE/9R1 

Revize dokumentu: 1.2 

10. 05. 2023

© 2023 Copyright Alpha Data Parallel Systems Ltd. 

Všechna práva vyhrazena. 

Tato publikace je chráněna autorským zákonem, všechna práva vyhrazena. Žádná část této publikace nesmí být reprodukována v žádném tvaru nebo formě bez předchozího písemného souhlasu společnosti Alpha Data Parallel Systems Ltd. 

Hlavní kancelář
Adresa: Suite L4A, 160 Dundee Street, Edinburgh, EH11 1DQ, UK
Telefon: +44 131 558 2600
Fax: +44 131 558 2700
e-mail: sales@alpha-data.com
webmísto: http://www.alpha-data.com

Úřad USA
10822 West Toller Drive, Suite 250 Littleton, CO 80127
(303) 954 8768
(866) 820 9956 – bezplatné
sales@alpha-data.com
http://www.alpha-data.com

Všechny ochranné známky jsou majetkem příslušných vlastníků.

Zavedení

ADS-STANDALONE/9R1 je samostatná skříň RFSoC poskytující 16-RF analogových kanálů, Ethernet, RS232 Serial COM, USB a QSFP IO. RF kanály mohou běžet až 10 GSPS (DAC) a 5 GSPS (ADC)

ADS-STANDALONE/9R1 používá jeden vstupní zdroj 15V-30V. Palubní mikrokontrolér monitoru systému poskytuje objtage/aktuální monitorování generovaných napájecích zdrojů, stejně jako poskytování schopnosti zapínat/vypínat zdroje přes micro USB rozhraní. USB do JTAG K dispozici je také okruh, který umožňuje přístup k JTAG řetěz bez nutnosti externího JTAG krabice.

Klíčové vlastnosti

Klíčové vlastnosti 

  • Xilinx RFSoC FPGA s PS blokem sestávající z:
    • Čtyřjádrový ARM Cortex-A53, dvoujádrový ARM Cortex-R5, Mali-400 GPU
    • 1 banka DDR4-2400 SDRAM 2GB
    • Dvě paměti Quad SPI Flash, každá 512 Mb
    • USB
    • Sériový COM port RS232
    • Gigabit Ethernet
  • Blok programovatelné logiky (PL) sestávající z:
    • 4 HSSIO propojení s konektorem QSFP
    • 2 banky DDR4-2400 SDRAM, 1 GB na banku
  • RF Sampling blok sestávající z:
    • 8 12bitových 4/5GSPS RF-ADC
    • 8 14bitových 6.5/10GSPS RF-DAC
    • 8 FEC s měkkým rozhodnutím (pouze ZU28DR/ZU48DR)
    • Vstup v plném rozsahu (100MHz/ZU27DR): 5.0dBm
    • Výstup v plném rozsahu (100MHz/20mA režim/ZU27DR): -4.5dBm
    • Výstup v plném rozsahu (100MHz/32mA režim/ZU48DR): 1.15dBm
  • IO rozhraní předního panelu s:
    • 8 HF jednokoncových ADC signálů
    • 8 HF jednokoncových DAC signálů
    • Referenční hodinový vstup pro RF sampling bloky
    • Referenční hodinový výstup z RF sampling bloky
    • 2 digitální GPIO

Obrázek 1

Obrázek 1: ADS-STANDALONE/9R1 

ADMC-XMC-STANDALONE Uživatelská příručka: https://www.alpha-data.com/xml/user_manuals/adc-xmc-standalone%20user%20manual.pdf

ADM-XRC-9R1 Uživatelská příručka: https://www.alpha-data.com/xml/user_manuals/adm-xrc-9r1%20user%20manual.pdf

Referenční design ADM-XRC-9R1: https://www.alpha-data.com/resource/admxrc9r1

Požadavky na hlavní vstupní napájecí zdroj

Celkový požadavek na výkon se bude lišit v závislosti na konkrétním návrhu FPGA. 60W zdroj by byl pravděpodobně více než dostatečný pro většinu návrhů FPGA, než se limitujícím faktorem stanou tepelné limity zařízení a chladiče. Alpha-Data může poskytnout tabulku odhadu napájecího zdroje pro odhad celkových energetických požadavků pro konkrétní návrh FPGA. BývalýampKompatibilní napájecí zdroj je RS PRO číslo dílu 175-3290: https://uk.rs-online.com/web/p/ac-dc-adapters/1753290

Požadavky na dodávky

Tabulka 1: Doporučené specifikace vstupního zdroje

Instalace a zapnutí

  1. Připojte sériový kabel k sériovému portu a druhý konec připojte k převodníku USB na sériový port.
  2. Otevřete sériový terminál s rychlostí 115200 baudů, 8 datových bitů, 1 stop bit.
  3. Zapněte hlavní vypínač a PS by se měl začít spouštět z interní SD karty.
  4. Po spuštění se přihlaste pomocí uživatelského jména „root“ a hesla „root“
  5. Chcete-li spustit RF example design, použijte příkaz „boardtest-9r1“

Viz example design user guide pro podrobnosti o provozu aplikace boardtest-9r1

JTAG Rozhraní

USB do JTAG okruh, který umožňuje přístup k XMC JTAG rozhraní bez nutnosti externího programovacího boxu (např. Xilinx Platform Cable II). USB do JTAG převodník je kompatibilní s Vivado a objeví se ve správci hardwaru jako zařízení Digilent. 14kolíkový JTAG K dispozici je také header s integrovaným multiplexerem pro přepínání mezi 14pinovým headerem nebo USB na JTAG konvertor. Multiplexer vybere USB do JTAG obvodu, když je připojen kabel micro USB.

Aktuální/Voltage Monitorování

ADS-STANDALONE/9R1 poskytuje funkci snímání proudu na 12V a kombinovaném 3V3 interním napájení. Tyto hodnoty mohou být hlášeny přes rozhraní micro-USB pomocí nástroje alpha-data „avr2util“.

Avr2util pro Windows a související USB ovladač lze stáhnout zde:

https://support.alpha-data.com/pub/firmware/utilities/windows/

Avr2util pro Linux lze stáhnout zde:

https://support.alpha-data.com/pub/firmware/utilities/linux/

Použijte "avr2util.exe /?" zobrazit všechny možnosti.

Napřample „avr2util.exe /usbcom \\.\com4 display-sensors“ zobrazí všechny hodnoty senzorů.

Všimněte si, že 'com4' se zde používá jako example a měla by být změněna tak, aby odpovídala číslu komunikačního portu přiřazenému ve správci zařízení systému Windows

Palubní generované napájecí zdroje

ADS-STANDALONE/9R1 generuje zdroje 3V3/3V3_AUX/12V0/-12V0 požadované na místě XMC z jediného vstupního zdroje 15V-30V. Každá dodávka má následující specifikace:

Tabulka 2

Tabulka 2 : Napájecí zdroje ADS-STANDALONE/9R1 

[1] Lišty 3V3_DIG a 3V3_AUX jsou generovány ze stejného zdroje, takže maximální proud je kombinací 3V3_AUX + 3V3_DIG. Monitorování proudu také měří kombinovaný proud. [2] Lišta 3V3_AUX je stále zapnutý 3.3V pomocný zdroj napájení ze vstupu 15V-30V.

Využití proudu 3V3_DIG/3V3_AUX/12V0_DIG konkrétního návrhu lze odhadnout pomocí tabulkového procesoru pro odhad výkonu. Kontakt podpora@alpha-data.com pro přístup k tabulce.

I/O předního panelu

Rozhraní předního panelu se skládá z 20cestného vysokorychlostního konektoru. Tento konektor Podporuje vstup a výstup externích referenčních hodin, dva piny GPIO, 8 signálů DAC a 8 signálů ADC. Číslo dílu konektoru je Nicomatic CMM342D000F51-0020-240002.

Tabulka 3

Tabulka 3: I/O signály předního panelu

Obrázek 2

Obrázek 2: Pinout předního panelu

I/O zadního panelu

Rozhraní zadního panelu se skládá z napájení, USB, Ethernet, QSFP, RS-232 UART, 14-pin JTAG a micro USB konektory.

Obrázek 3

Obrázek 3: Pinout zadního panelu 

Obrázek 4

Obrázek 4: Pinout RS-232 

Pinout QSFP

Klec QSFP je připojena k bance FPGA 129.

Tabulka 4

Tabulka 4: ADM-XRC-9R1 PCB revize 3+ pinout pro J16 

Rozměry

Rozměry

Tabulka 5 : Rozměry ADS-STANDALONE/9R1 

Objednávkový kód

REKLAMY-STANDALONE/X/T 

Tabulka 6

Tabulka 6 : Objednací kód ADC-XMC-STANDALONE 

Historie revizí

Historie revizí

Adresa: Suite L4A, 160 Dundee Street,
Edinburgh, EH11 1DQ, Spojené království
Telefon: +44 131 558 2600
Fax: +44 131 558 2700
e-mail: sales@alpha-data.com
webmísto: http://www.alpha-data.com

Adresa: 10822 West Toller Drive, Suite 250
Littleton, CO 80127
Telefon: (303) 954 8768
Fax: (866) 820 9956 – zdarma
e-mail: sales@alpha-data.com
webmísto: http://www.alpha-data.com

Dokumenty / zdroje

ALPHA DATA 9R1 Alfa datové paralelní systémy [pdfUživatelská příručka
9R1 Alpha Data Parallel Systems, 9R1, Alpha Data Parallel Systems, Data Parallel Systems, Parallel Systems, Systems

Reference

Zanechte komentář

Vaše emailová adresa nebude zveřejněna. Povinná pole jsou označena *