Kontni kache
1 9R1 Alpha Done Sistèm Paralèl Itilizatè Manyèl
1.1 Entwodiksyon
1.1.1 Karakteristik kle
1.2 Kondisyon pou ekipman pou pouvwa Antre prensipal
1.3 Enstalasyon ak pouvwa moute
1.4 JTAG Entèfas
1.5 Kouran / Voltage Siveyans
1.6 On-Board Pwovizyon pou pouvwa
1.7 Devan-panèl I/O
1.8 I/O panèl dèyè
1.9 QSFP pinout
1.10 Dimansyon
1.11 Kòd Lòd
1.12 Istwa revizyon
2 Dokiman / Resous
2.1 Referans

9R1 Alpha Done Sistèm Paralèl Itilizatè Manyèl

Alfa Done Logo

ADS-STANDALONE/9R1 Manyèl Itilizatè 

Revizyon dokiman: 1.2 

10/05/2023

© 2023 Copyright Alpha Done Parallel Systems Ltd. 

Tout dwa rezève. 

Piblikasyon sa a pwoteje pa Lwa Dwa, ak tout dwa rezève. Pa gen okenn pati nan piblikasyon sa a ka repwodui, nan nenpòt fòm oswa fòm, san konsantman alekri anvan Alpha Data Parallel Systems Ltd. 

Biwo tèt
Adrès: Suite L4A, 160 Dundee Street, Edinburgh, EH11 1DQ, UK
Telefòn: +44 131 558 2600
Faks: +44 131 558 2700
imel: sales@alpha-data.com
websit: http://www.alpha-data.com

Biwo US
10822 West Toller Drive, Suite 250 Littleton, CO 80127
(303) 954 8768
(866) 820 9956 – gratis
sales@alpha-data.com
http://www.alpha-data.com

Tout mak komèsyal yo se pwopriyete pwopriyetè respektif yo.

Entwodiksyon

ADS-STANDALONE/9R1 a se yon patiraj RFSoC otonòm ki bay 16-RF chanèl analòg, Ethernet, RS232 Serial COM, USB, ak QSFP IO. Chanèl RF yo ka kouri jiska 10GSPS (DAC) ak 5 GSPS (ADC)

ADS-STANDALONE/9R1 sèvi ak yon sèl 15V-30V D' ekipman pou pouvwa. Yon abò sistèm ki monitè kè bebe mikwo-kontwolè bay voltage/aktyèl siveyans nan ekipman pou pouvwa pwodwi yo, osi byen ke bay kapasite nan vire pwovizyon yo sou / sou atravè koòdone nan mikwo USB. Yon USB pou JTAG yo bay kous tou, ki bay aksè a JTAG chèn san yo pa bezwen yon J ekstènTAG bwat.

Karakteristik kle

Karakteristik kle 

  • Xilinx RFSoC FPGA ak blòk PS ki gen ladann:
    • Quad-core ARM Cortex-A53, doub-nwayo ARM Cortex-R5, Mali-400 GPU
    • 1 bank DDR4-2400 SDRAM 2GB
    • De kwadwilatè SPI Flash memwa, 512Mb chak
    • USB
    • RS232 seri pò COM
    • Gigabit Ethernet
  • Blòk lojik pwogramab (PL) ki gen ladann:
    • 4 HSSIO lyen ak konektè QSFP la
    • 2 bank DDR4-2400 SDRAM, 1GB pou chak bank
  • RF Sampblòk ling ki gen ladann:
    • 8 12-bit 4/5GSPS RF-ADCs
    • 8 14-bit 6.5/10GSPS RF-DACs
    • 8 FEC pou desizyon mou (ZU28DR/ZU48DR sèlman)
    • Antre echèl konplè (100MHz/ZU27DR): 5.0dBm
    • Sòti echèl konplè (100MHz / 20mA mòd / ZU27DR): -4.5dBm
    • Sòti echèl konplè (100MHz/32mA mòd/ZU48DR): 1.15dBm
  • Front Panel IO Entèfas ak:
    • 8 HF sèl siyal ADC te fini
    • 8 HF sèl siyal DAC te fini
    • Antre revèy referans pou RF yoampblòk ling
    • Referans revèy pwodiksyon soti nan RF sampblòk ling
    • 2 dijital GPIO

Figi 1

Figi 1 : ADS-STANDALONE/9R1 

ADMC-XMC-STANDALONE Manyèl Itilizatè: https://www.alpha-data.com/xml/user_manuals/adc-xmc-standalone%20user%20manual.pdf

ADM-XRC-9R1 Manyèl Itilizatè: https://www.alpha-data.com/xml/user_manuals/adm-xrc-9r1%20user%20manual.pdf

Konsepsyon referans ADM-XRC-9R1: https://www.alpha-data.com/resource/admxrc9r1

Kondisyon pou ekipman pou pouvwa Antre prensipal

Egzijans pouvwa total la pral varye selon konsepsyon an patikilye FPGA. Yon rezèv 60W ta gen anpil chans pi plis pase ase pou pifò desen FPGA anvan limit tèmik nan aparèy la ak radiateur vin faktè limit la. Alpha-Data ka bay yon calcul estimatè ekipman pou pouvwa estime kondisyon pouvwa total pou yon konsepsyon FPGA patikilye. Yon ansyenampEkipman elektrik konpatib se nimewo pati RS PRO 175-3290: https://uk.rs-online.com/web/p/ac-dc-adapters/1753290

Kondisyon Pwovizyon pou

Tablo 1: Sijere Espesifikasyon Pwovizyon pou Antre

Enstalasyon ak pouvwa moute

  1. Konekte yon kab seri nan pò seri a epi konekte lòt bout la nan yon konvètisè USB-a-seri.
  2. Louvri yon tèminal seri ak 115200 baud, 8 bit done, 1 bit stop.
  3. Vire switch pouvwa a sou, ak PS a ta dwe kòmanse bòt soti nan Lè sa a, entèn kat SD.
  4. Yon fwa demare konekte ak non itilizatè a "rasin" ak modpas "rasin"
  5. Pou kouri RF example konsepsyon, sèvi ak lòd "boardtest-9r1"

Gade ansyen anample gid itilizatè konsepsyon pou plis detay sou operasyon aplikasyon boardtest-9r1

JTAG Entèfas

Yon USB pou JTAG yo bay kous, ki bay aksè a XMC JTAG koòdone san yo pa bezwen yon bwat pwogramasyon ekstèn (egzanp Xilinx Platform Cable II). USB pou JTAG konvètisè se konpatib ak Vivado, epi li pral parèt nan manadjè pyès ki nan konpitè kòm yon aparèy Digilent. Yon J 14-pinTAG header disponib tou, ak yon multiplexeur sou tablo pou chanje ant header 14-pin oswa USB a J.TAG konvètisè. Multiplexeur a chwazi USB a JTAG kous lè yon kab mikwo USB tache.

Kouran / Voltage Siveyans

ADS-STANDALONE/9R1 bay fonksyon sans aktyèl sou 12V ak konbine 3V3 founiti entèn yo. Valè sa yo ka rapòte sou koòdone mikwo-USB la, lè l sèvi avèk sèvis piblik alfa-done "avr2util".

Avr2util pou Windows ak chofè USB ki asosye a ka telechaje isit la:

https://support.alpha-data.com/pub/firmware/utilities/windows/

Avr2util pou Linux ka telechaje isit la:

https://support.alpha-data.com/pub/firmware/utilities/linux/

Sèvi ak "avr2util.exe /?" pou wè tout opsyon.

Pou egzanpample "avr2util.exe /usbcom \\.\com4 display-sensors" pral montre tout valè detèktè yo.

Remake byen ke 'com4' yo itilize isit la kòm yon ansyenample, epi yo ta dwe chanje matche ak nimewo a pò com plase anba manadjè aparèy fenèt yo

On-Board Pwovizyon pou pouvwa

ADS-STANDALONE/9R1 la jenere 3V3/3V3_AUX/12V0/-12V0 pwovizyon sit XMC yo mande yo apati yon sèl ekipman pou antre 15V-30V. Chak rezèv gen espesifikasyon sa yo:

Tablo 2

Tablo 2: ADS-STANDALONE/9R1 Pwovizyon pou pouvwa 

[1] Ray 3V3_DIG ak 3V3_AUX yo pwodui nan menm rezèv la, kidonk maksimòm aktyèl la se konbinezon 3V3_AUX + 3V3_DIG. Siveyans aktyèl la mezire tou aktyèl la konbine. [2] Rail 3V3_AUX la se yon ekipman pou pouvwa oksilyè 3.3V ki toujou sou li ki soti nan opinyon 15V-30V.

Ou ka estime itilizasyon aktyèl 3V3_DIG/3V3_AUX/12V0_DIG nan yon konsepsyon patikilye lè l sèvi avèk yon calcul estimasyon pouvwa. Kontakte support@alpha-data.com pou jwenn aksè nan fèy kalkil la.

Devan-panèl I/O

Koòdone panèl devan an konsiste de yon konektè 20-fason gwo vitès. Konektè sa a Sipòte yon opinyon ak pwodiksyon revèy referans ekstèn, de broch GPIO, 8 siyal DAC ak 8 siyal ADC. Nimewo pati konektè a se Nicomatic CMM342D000F51-0020-240002.

Tablo 3

Tablo 3: Panèl devan I/O siyal yo

Figi 2

Figi 2: Pinout panèl devan

I/O panèl dèyè

Koòdone nan panèl dèyè konsiste de pouvwa, USB, Ethernet, QSFP, RS-232 UART, 14-pin JTAG ak konektè mikwo USB.

Figi 3

Figi 3: Pinout Panel Dèyè 

Figi 4

Figi 4 : Pinout RS-232 

QSFP pinout

Kalòj QSFP la konekte ak FPGA bank 129.

Tablo 4

Tablo 4: ADM-XRC-9R1 pcb revizyon 3+ pinout pou J16 

Dimansyon

Dimansyon

Tablo 5 : dimansyon ADS-STANDALONE/9R1 

Kòd Lòd

ADS-STANDALONE/X/T 

Tablo 6

Tablo 6 : Kòd Lòd ADC-XMC-STANDALONE 

Istwa revizyon

Istwa revizyon

Adrès: Suite L4A, 160 Dundee Street,
Edinburgh, EH11 1DQ, UK
Telefòn: +44 131 558 2600
Faks: +44 131 558 2700
imel: sales@alpha-data.com
websit: http://www.alpha-data.com

Adrès: 10822 West Toller Drive, Suite 250
Littleton, CO 80127
Telefòn: (303) 954 8768
Faks: (866) 820 9956 – gratis
imel: sales@alpha-data.com
websit: http://www.alpha-data.com

Dokiman / Resous

ALPHA DATA 9R1 Alpha Done Sistèm Paralèl [pdfManyèl Itilizatè
9R1 Alpha Done Sistèm Paralèl, 9R1, Alpha Done Sistèm Paralèl, Done Sistèm Paralèl, Sistèm Paralèl, Sistèm

Referans

Kite yon kòmantè

Adrès imel ou p ap pibliye. Jaden obligatwa yo make *