Processador Nios V Programari Intel FPGA IP
Notes de la versió del processador Nios® V Intel® FPGA IP
El número de versió Intel® FPGA IP (XYZ) pot canviar amb cada versió del programari Intel Quartus® Prime. Un canvi en:
- X indica una revisió important de la IP. Si actualitzeu el programari Intel Quartus Prime, heu de regenerar la IP.
- Y indica que la IP inclou funcions noves. Regenera la teva IP per incloure aquestes noves funcions.
- Z indica que la IP inclou canvis menors. Regenera la teva IP per incloure aquests canvis.
Informació relacionada
- Manual de referència del processador Nios V
Proporciona informació sobre els punts de referència de rendiment del processador Nios V, l'arquitectura del processador, el model de programació i la implementació bàsica (Guia d'usuari d'Intel Quartus Prime Pro Edition).
- Notes de la versió de Nios II i IP incrustada
- Manual de disseny de processadors incrustats Nios V
Descriu com utilitzar les eines de manera més eficaç, recomana estils de disseny i pràctiques per desenvolupar, depurar i optimitzar sistemes incrustats mitjançant el processador Nios® V i les eines proporcionades per Intel (Guia d'usuari d'Intel Quartus Prime Pro Edition). - Manual per a desenvolupadors de programari del processador Nios® V
Descriu l'entorn de desenvolupament de programari del processador Nios® V, les eines disponibles i el procés per crear programari per executar-se al processador Nios® V (Guia d'usuari d'Intel Quartus Prime Pro Edition).
Notes de la versió del processador Nios® V/m Intel FPGA IP (Intel Quartus Prime Pro Edition)
Processador Nios® V/m Intel FPGA IP v22.3.0
Taula 1. v22.3.0 2022.09.26
| Versió Intel Quartus Prime | Descripció | Impacte |
| 22.3 | • Lògica de recuperació prèvia millorada. S'han actualitzat els següents números de rendiment i de referència:
- FMAX — Àrea - Dhrystone - CoreMark • Elimina els paràmetres exceptionOffset i exceptionAgent de _hw.tcl. Nota: Només va afectar la generació de BSP. Sense impacte en RTL o circuit. • S'ha canviat el restabliment de depuració: — S'ha afegit el port ndm_reset_in — S'ha canviat el nom dbg_reset a dbg_reset_out. |
– |
Processador Nios® V/m Intel FPGA IP v21.3.0
Taula 2.v21.3.0 2022.06.21
| Versió Intel Quartus Prime | Descripció | Impacte |
| 22.2 | • S'ha afegit una interfície de sol·licitud de restabliment
• S'han eliminat els senyals no utilitzats que provocaven una interfície de tancament • S'ha solucionat el problema de restabliment de depuració: — S'ha actualitzat l'encaminament de ndmreset per evitar que el mòdul de depuració es restableixi. |
– |
Processador Nios® V/m Intel FPGA IP v21.2.0
Taula 3. v21.2.0 2022.04.04
| Versió Intel Quartus Prime | Descripció | Impacte |
| 22.1 | • S'ha afegit un nou disseny exampfitxers a l'editor de paràmetres bàsics del processador Nios® V/m Intel FPGA IP:
— uC/TCP-IP IPerf Exampel Disseny — Servidor de socket simple uC/TCP-IP Exampel Disseny |
– |
| • Correcció d'errors:
— S'han solucionat problemes que provocaven accessos poc fiables als CSR MARCHID, MIMPID i MVENDORID. — S'ha habilitat la capacitat de restabliment des del mòdul de depuració per permetre que el nucli es restableixi mitjançant un depurador. — S'ha activat el suport per al disparador. El nucli del processador Nios V admet 1 disparador. — S'han solucionat els avisos de síntesi informats i els problemes de pelusa. — S'ha solucionat un problema de la ROM de depuració que provocava una corrupció en el vector de retorn. — S'ha solucionat un problema que impedia l'accés a GPR 31 des del mòdul de depuració. |
– |
Processador Nios V/m Intel FPGA IP v21.1.1
Taula 4. v21.1.1 2021.12.13
| Versió Intel Quartus Prime | Descripció | Impacte |
| 21.4 | • Correcció d'errors:
— S'ha solucionat el problema amb els registres d'activador accessibles, però els activadors no s'admeten. |
S'ha sol·licitat una excepció d'instrucció il·legal en accedir als registres de l'activador. |
| • S'ha afegit un nou disseny Exampli a l'editor de paràmetres bàsics del processador Nios V/m Intel FPGA IP.
— GSFI Bootloader Exampel Disseny - SDM Bootloader Exampel Disseny |
– |
Processador Nios V/m Intel FPGA IP v21.1.0
Taula 5.v21.1.0 2021.10.04
| Versió Intel Quartus Prime | Descripció | Impacte |
| 21.3 | Alliberament inicial | – |
Notes de la versió del processador Nios V/m Intel FPGA IP (Intel Quartus Prime Standard Edition).
Processador Nios V/m Intel FPGA IP v1.0.0
Taula 6. v1.0.0 2022.10.31
| Versió Intel Quartus Prime | Descripció | Impacte |
| 22.1r | Alliberament inicial. | – |
Arxius
Edició Intel Quartus Prime Pro
Arxius del manual de referència del processador Nios V
Per obtenir les versions més recents i anteriors d'aquesta guia de l'usuari, consulteu el Manual de referència del processador Nios® V. Si una IP o una versió de programari no apareix a la llista, s'aplica la guia de l'usuari de la versió IP o del programari anterior.
Les versions IP són les mateixes que les versions del programari Intel Quartus Prime Design Suite fins a la v19.1. A partir de la versió 19.2 o posterior del programari Intel Quartus Prime Design Suite, els nuclis IP tenen un nou esquema de versions IP.
Arxius del manual de disseny del processador incrustat Nios V
Per obtenir les versions més recents i anteriors d'aquesta guia de l'usuari, consulteu Nios® V Embedded Processor Design Handbook. Si una IP o una versió de programari no apareix a la llista, s'aplica la guia de l'usuari de la versió IP o del programari anterior.
Les versions IP són les mateixes que les versions del programari Intel Quartus Prime Design Suite fins a la v19.1. A partir de la versió 19.2 o posterior del programari Intel Quartus Prime Design Suite, els nuclis IP tenen un nou esquema de versions IP.
Arxius del manual per a desenvolupadors de programari del processador Nios V
Per obtenir les versions més recents i anteriors d'aquesta guia de l'usuari, consulteu el manual per a desenvolupadors de programari del processador Nios® V. Si una IP o una versió de programari no apareix a la llista, s'aplica la guia de l'usuari de la versió IP o del programari anterior.
Les versions IP són les mateixes que les versions del programari Intel Quartus Prime Design Suite fins a la v19.1. A partir de la versió 19.2 o posterior del programari Intel Quartus Prime Design Suite, els nuclis IP tenen un nou esquema de versions IP.
Edició estàndard Intel Quartus Prime
Consulteu les guies d'usuari següents per obtenir informació sobre el processador Nios V per a l'Intel Quartus Prime Standard Edition.
Informació relacionada
- Manual de disseny del processador incrustat Nios® V Descriu com utilitzar les eines de manera més eficaç, recomana estils de disseny i pràctiques per desenvolupar, depurar i optimitzar sistemes incrustats mitjançant el processador Nios® V i les eines proporcionades per Intel (Guia d'usuari d'Intel Quartus Prime Standard Edition). ).
Manual de referència del processador Nios® V
- Proporciona informació sobre els punts de referència de rendiment del processador Nios V, l'arquitectura del processador, el model de programació i la implementació bàsica (Guia d'usuari d'Intel Quartus Prime Standard Edition).
Manual per a desenvolupadors de programari del processador Nios® V
- Descriu l'entorn de desenvolupament de programari del processador Nios® V, les eines disponibles i el procés per crear programari per executar-se al processador Nios® V (Guia d'usuari d'Intel Quartus Prime Standard Edition).
Processador Nios® V Intel® FPGA IP Notes de versió 8
Documents/Recursos
 |
Processador intel Nios V Programari Intel FPGA IP [pdfGuia de l'usuari Processador Nios V Programari Intel FPGA IP, Programari Intel FPGA IP, Programari IP FPGA, Programari IP, Programari |
 |
Intel Nios V Processador Intel FPGA IP [pdfGuia de l'usuari Processador Nios V Intel FPGA IP, processador Intel FPGA IP, Intel FPGA IP, FPGA IP, IP |
