Canllaw Defnyddiwr Cerdyn Cyflymu Rhaglenadwy Intel FPGA D5005

Mae'r ddogfen hon yn disgrifio gweithrediad Uned Weithredol Cyflymydd (AFU) mynediad cof uniongyrchol (DMA) a sut i adeiladu'r dyluniad i redeg ar galedwedd neu wrth efelychu.

Cynulleidfa Fwriadol

Mae'r gynulleidfa arfaethedig yn cynnwys datblygwyr caledwedd neu feddalwedd sydd angen Swyddogaeth Cyflymydd (FfG) i glustogi data yn lleol yn y cof sy'n gysylltiedig â dyfais Intel FPGA.

Confensiynau

Confensiynau Dogfen

Confensiwn	Disgrifiad
#	Yn rhagflaenu gorchymyn sy'n nodi bod y gorchymyn i'w gofnodi fel gwraidd.
$	Yn nodi bod gorchymyn i'w gofnodi fel defnyddiwr.
Y ffont hwn	Filemae enwau, gorchmynion, ac allweddeiriau wedi'u hargraffu yn y ffont hwn. Mae llinellau gorchymyn hir wedi'u hargraffu yn y ffont hwn. Er y gall llinellau gorchymyn hir lapio i'r llinell nesaf, nid yw'r dychweliad yn rhan o'r gorchymyn; peidiwch â phwyso enter.
	Yn dangos bod yn rhaid disodli'r testun dalfan sy'n ymddangos rhwng y cromfachau ongl â gwerth priodol. Peidiwch â mynd i mewn i'r cromfachau ongl.

Acronymau

Acronymau	Ehangu	Disgrifiad
AF	Swyddogaeth Cyflymydd	Delwedd Cyflymydd Caledwedd wedi'i llunio ar waith yn rhesymeg FPGA sy'n cyflymu cymhwysiad.
AFU	Uned Swyddogaethol Cyflymydd	Gweithredwyd Cyflymydd Caledwedd yn rhesymeg FPGA sy'n dadlwytho gweithrediad cyfrifiannol ar gyfer cymhwysiad o'r CPU i wella perfformiad.
API	Rhyngwyneb Rhaglennu Cymwysiadau	Set o ddiffiniadau is-reolwaith, protocolau, ac offer ar gyfer adeiladu cymwysiadau meddalwedd.
CCI-P	Rhyngwyneb Cache Craidd	CCI-P yw'r rhyngwyneb safonol y mae AFUs yn ei ddefnyddio i gyfathrebu â'r gwesteiwr.
DFH	Pennawd Nodwedd Dyfais	Yn creu rhestr gysylltiedig o benawdau nodwedd i ddarparu ffordd estynadwy o ychwanegu nodweddion.
*parhad…*

Intel Gorfforaeth. Cedwir pob hawl. Mae Intel, logo Intel, a nodau Intel eraill yn nodau masnach Intel Corporation neu ei is-gwmnïau. Mae Intel yn gwarantu perfformiad ei gynhyrchion FPGA a lled-ddargludyddion i fanylebau cyfredol yn unol â gwarant safonol Intel, ond mae'n cadw'r hawl i wneud newidiadau i unrhyw gynhyrchion a gwasanaethau ar unrhyw adeg heb rybudd. Nid yw Intel yn cymryd unrhyw gyfrifoldeb nac atebolrwydd sy'n deillio o gymhwyso neu ddefnyddio unrhyw wybodaeth, cynnyrch neu wasanaeth a ddisgrifir yma ac eithrio fel y cytunwyd yn benodol yn ysgrifenedig gan Intel. Cynghorir cwsmeriaid Intel i gael y fersiwn ddiweddaraf o fanylebau dyfeisiau cyn dibynnu ar unrhyw wybodaeth gyhoeddedig a chyn archebu cynhyrchion neu wasanaethau. *Gellir hawlio enwau a brandiau eraill fel eiddo eraill.

Acronymau	Ehangu	Disgrifiad
FIM	Rheolwr Rhyngwyneb FPGA	Caledwedd FPGA sy'n cynnwys Uned Rhyngwyneb FPGA (FIU) a rhyngwynebau allanol ar gyfer cof, rhwydweithio, ac ati. Mae'r Swyddogaeth Cyflymydd (FfG) yn rhyngwynebu â'r FIM ar amser rhedeg.
FIU	Uned Rhyngwyneb FPGA	Mae FIU yn haen rhyngwyneb platfform sy'n gweithredu fel pont rhwng rhyngwynebau platfform fel PCIe *, UPI a rhyngwynebau ochr AFU fel CCI-P.
MPF	Ffatri Priodweddau Cof	Mae'r MPF yn Floc Adeiladu Sylfaenol (BBB) y gall AFUs ei ddefnyddio i ddarparu gweithrediadau siapio traffig CCI-P ar gyfer trafodion gyda'r FIU.

Geirfa Cyflymiad

Stack Cyflymiad ar gyfer CPU Intel® Xeon® gyda Geirfa FPGAs

Tymor	Talfyriad	Disgrifiad
Stack Cyflymu Intel® ar gyfer CPU Intel Xeon® gyda FPGAs	Stack Cyflymiad	Casgliad o feddalwedd, cadarnwedd, ac offer sy'n darparu cysylltedd wedi'i optimeiddio â pherfformiad rhwng Intel FPGA a phrosesydd Intel Xeon.
Cerdyn Cyflymiad Rhaglenadwy Intel FPGA	Intel FPGA PAC	Cerdyn cyflymydd FPGA PCIe. Yn cynnwys Rheolwr Rhyngwyneb FPGA (FIM) sy'n paru â phrosesydd Intel Xeon dros y bws PCIe.

Canllaw Defnyddiwr Uned Swyddogaethol Cyflymydd DMA: Cerdyn Cyflymiad Rhaglenadwy Intel FPGA D5005

Disgrifiad DMA AFU

Rhagymadrodd

Mynediad Cof Uniongyrchol (DMA) AFU exampMae le yn dangos sut i reoli trosglwyddiadau cof rhwng y prosesydd gwesteiwr a'r FPGA. Gallwch integreiddio'r DMA AFU yn eich dyluniad i symud data rhwng y cof gwesteiwr a'r cof lleol FPGA. Mae'r DMA AFU yn cynnwys yr is-fodiwlau canlynol:

Ffatri Priodweddau Cof (MPF) Bloc Adeiladu Sylfaenol (BBB)

Rhyngwyneb Cache Craidd (CCI-P) i'r addasydd Avalon® Memory-Mapped (Avalon-MM)
System Prawf DMA sy'n cynnwys y DMA BBB

Disgrifir yr is-fodiwlau hyn yn fanylach yn y pwnc Cydrannau Caledwedd DMA AFU isod.

Gwybodaeth Gysylltiedig

Cydrannau Caledwedd DMA AFU ar dudalen 6
Manylebau Rhyngwyneb Avalon

I gael rhagor o wybodaeth am brotocol Avalon-MM, gan gynnwys diagramau amseru ar gyfer trafodion darllen ac ysgrifennu.

Pecyn Meddalwedd DMA AFU

Stack Cyflymiad Intel ar gyfer CPU Intel Xeon gyda phecyn FPGAs file (*.tar.gz), yn cynnwys y DMA AFU example. Mae'r cynampMae le yn darparu gyrrwr gofod defnyddiwr. Mae'r cymhwysiad gwesteiwr yn defnyddio'r gyrrwr hwn fel bod y DMA yn symud data rhwng cof gwesteiwr a chof FPGA. Mae'r deuaidd caledwedd, ffynonellau, a'r gyrrwr gofod defnyddiwr ar gael yn y cyfeiriadur canlynol: $OPAE_PLATFORM_ROOT/hw/samples/dma_afu . Cyn arbrofi gyda'r DMA AFU, rhaid i chi osod y pecyn meddalwedd Open Programmable Acceleration Engine (OPAE). Cyfeiriwch at Gosod Pecyn Meddalwedd OPAE yng Nghanllaw Cychwyn Cyflym Intel Acceleration Stack ar gyfer Cerdyn Cyflymiad Rhaglenadwy Intel FPGA D5005 i gael cyfarwyddiadau gosod. Mae'r Canllaw Cychwyn Cyflym hwn hefyd yn cynnwys gwybodaeth sylfaenol am y Peiriant Cyflymu Rhaglenadwy Agored (OPAE) a ffurfweddu AFU. Ar ôl gosod y pecyn meddalwedd Open Programmable Acceleration Engine (OPAE), felample host application a'r gyrrwr gofod defnyddiwr DMA AFU ar gael yn y cyfeiriadur canlynol: $OPAE_PLATFORM_ROOT/hw/samples/dma_afu/sw. I redeg y sample cais gwesteiwr, fpga_dma_test ar eich caledwedd Intel FPGA PAC D5005, cyfeiriwch at y camau yn adran Rhedeg y DMA AFU Example. Intel Gorfforaeth. Cedwir pob hawl. Mae Intel, logo Intel, a nodau Intel eraill yn nodau masnach Intel Corporation neu ei is-gwmnïau. Mae Intel yn gwarantu perfformiad ei gynhyrchion FPGA a lled-ddargludyddion i fanylebau cyfredol yn unol â gwarant safonol Intel, ond mae'n cadw'r hawl i wneud newidiadau i unrhyw gynhyrchion a gwasanaethau ar unrhyw adeg heb rybudd. Nid yw Intel yn cymryd unrhyw gyfrifoldeb nac atebolrwydd sy'n deillio o gymhwyso neu ddefnyddio unrhyw wybodaeth, cynnyrch neu wasanaeth a ddisgrifir yma ac eithrio fel y cytunwyd yn benodol yn ysgrifenedig gan Intel. Cynghorir cwsmeriaid Intel i gael y fersiwn ddiweddaraf o fanylebau dyfeisiau cyn dibynnu ar unrhyw wybodaeth gyhoeddedig a chyn archebu cynhyrchion neu wasanaethau. *Gellir hawlio enwau a brandiau eraill fel eiddo eraill.

Gwybodaeth Gysylltiedig

Canllaw Cychwyn Cyflym Stack Cyflymiad Intel ar gyfer Cerdyn Cyflymu Rhaglenadwy Intel FPGA D5005
Gosod Pecyn Meddalwedd OPAE

Cydrannau Caledwedd DMA AFU

Mae'r AFU DMA yn rhyngwynebu ag Uned Rhyngwyneb FPGA (FIU) a chof FPGA. Cyfeiriwch at Daflen Ddata Rheolwr Rhyngwyneb FPGA ar gyfer Cerdyn Cyflymu Rhaglenadwy Intel FPGA D5005 i gael manylebau manwl cof FPGA. Mae'r caledwedd sydd ar gael ar hyn o bryd yn pennu'r ffurfweddiad cof hwn. Gall caledwedd yn y dyfodol gefnogi gwahanol ffurfweddiadau cof. Gallwch ddefnyddio'r DMA AFU i gopïo data rhwng y ffynhonnell ganlynol a lleoliadau cyrchfan:

Y gwesteiwr i gof FPGA dyfais
Dyfais FPGA cof i'r gwesteiwr

System Dylunydd Llwyfan, $OPAE_PLATFORM_ROOT/hw/samples/ dma_afu/hw/rtl/TEST_dma/ /dma_test_system.qsys yn gweithredu'r rhan fwyaf o'r DMA

AFU. Mae rhan o'r DMA AFU a weithredir yn y system Dylunydd Llwyfan i'w gweld yn y canlynol

lleoliad: $OPAE_PLATFORM_ROOT/hw/samples/dma_afu/hw/rtl/TEST_dma/ Gallwch ddod o hyd i'r DMA BBB yn y lleoliad canlynol:

$OPAE_PLATFORM_ROOT/hw/samples/dma_afu/hw/rtl/dma_bbb

Canllaw Defnyddiwr Uned Swyddogaethol Cyflymydd DMA: Cerdyn Cyflymiad Rhaglenadwy Intel FPGA D5005

Diagram Bloc Caledwedd DMA AFU

Mae'r DMA AFU yn cynnwys y modiwlau mewnol canlynol i ryngwynebu ag Uned Ryngwyneb FPGA (FIU):

Rhesymeg Datgodiwr IO (MMIO) â Map Cof: yn canfod trafodion darllen ac ysgrifennu MMIO ac yn eu gwahanu oddi wrth y sianel CCI-P RX 0 y maent yn cyrraedd ohoni. Mae hyn yn sicrhau nad yw traffig MMIO byth yn cyrraedd y MPF BBB ac yn cael ei wasanaethu gan sianel orchymyn MMIO annibynnol.
Ffatri Priodweddau Cof (MPF): Mae'r modiwl hwn yn sicrhau eich bod yn darllen ymatebion o'r datganiad DMA yn y drefn y cawsant eu cyhoeddi. Mae protocol Avalon-MM yn gofyn am ymatebion darllen er mwyn dychwelyd yn y drefn gywir.
Addasydd CCI-P i Avalon-MM: Mae'r modiwl hwn yn trosi rhwng trafodion CCI-P ac Avalon-MM, fel a ganlyn:
Addasydd CCI-P i Avalon-MMIO: Mae'r llwybr hwn yn trosi trafodion CCI-P MMIO yn drafodion Avalon-MM.
Avalon i CCI-P Host Adapter: Mae'r llwybrau hyn yn creu llwybrau darllen yn unig ac ysgrifennu yn unig ar wahân i'r DMA gael mynediad at gof gwesteiwr.
System Prawf DMA: Mae'r modiwl hwn yn ddeunydd lapio o amgylch y DMA BBB i amlygu'r meistri DMA i weddill y rhesymeg yn yr AFU. Mae'n darparu'r rhyngwyneb rhwng y DMA BBB a'r CCI-P i Avalon Adapter. Mae hefyd yn darparu'r rhyngwyneb rhwng y DMA BBB a'r banciau FPGA SDRAM lleol.

Gwybodaeth Gysylltiedig
Taflen Ddata Rheolwr Rhyngwyneb FPGA ar gyfer Cerdyn Cyflymu Rhaglenadwy Intel FPGA D5005

System Prawf DMA

Mae system brawf DMA yn cysylltu'r DMA BBB â gweddill dyluniad FPGA gan gynnwys addasu CCI-P a'r cof FPGA lleol.

Diagram Bloc System Prawf DMA
Mae'r diagram bloc hwn yn dangos mewnoliadau'r system brawf DMA. Dangosir y system brawf DMA fel bloc monolithig yn Ffigur 1 ar dudalen 7.

Mae system brawf DMA yn cynnwys y modiwlau mewnol canlynol:

Pont Pell Reach/Pont Piblinell: Pont biblinell gyda hwyrni addasadwy wedi'i chynnwys i reoli topoleg a gwella'r dyluniad Fmax.

Pennawd Nodwedd Dyfais DMA AFU (DFH): Mae hwn yn DFH ar gyfer yr AFU DMA. Mae'r DFH hwn yn cyfeirio at y DFH nesaf sydd wedi'i leoli ar wrthbwyso 0x100 (DMA BBB DFH).
Null DFH: Mae'r gydran hon yn terfynu'r rhestr gysylltiedig DFH. Os ydych chi'n ychwanegu mwy o DMA BBBs at y dyluniad, sicrhewch fod y cyfeiriad sylfaen DFH null wedi'i leoli ar ddiwedd y rhestr gysylltiedig DFH.
Bloc Adeiladu Sylfaenol MA (BBB): Mae'r bloc hwn yn symud data rhwng y gwesteiwr a'r cof FPGA lleol. Mae hefyd yn cyrchu cof gwesteiwr i gyrchu cadwyni disgrifwyr.

DMA BBB

Mae is-system DMA BBB yn trosglwyddo data o gyfeiriadau ffynhonnell i gyrchfan gan ddefnyddio trafodion Avalon-MM. Mae'r gyrrwr DMA yn rheoli'r DMA BBB trwy gyrchu cofrestr rheolaeth a statws y gwahanol gydrannau y tu mewn i'r system. Mae'r gyrrwr DMA hefyd yn rheoli'r DMA BBB trwy ddefnyddio cof a rennir i gyfathrebu disgrifyddion trosglwyddo. Mae'r DMA BBB yn cyrchu data yng nghof FPGA ar wrthbwyso 0x0. Mae'r DMA BBB yn cyrchu data a disgrifyddion yn y cof gwesteiwr ar wrthbwyso 0x1_0000_0000_0000.

Diagram Bloc Dylunydd Llwyfan DMA BBB
Mae'r diagram bloc hwn yn eithrio rhai creiddiau IP Pont Piblinell mewnol.

Canllaw Defnyddiwr Uned Swyddogaethol Cyflymydd DMA: Cerdyn Cyflymiad Rhaglenadwy Intel FPGA D5005

Disgrifiad DMA AFU

Mae'r cydrannau yn y Dylunydd Llwyfan DMA BBB yn gweithredu'r swyddogaethau canlynol:

Pont Pell Gyrhaeddol/Pont Piblinell: Pont biblinell gyda hwyrni addasadwy wedi'i chynnwys i reoli topoleg a gwella'r dyluniad Fmax.
MA BBB DFH: Mae hwn yn bennawd nodwedd dyfais ar gyfer y DMA BBB. Mae'r DFH hwn yn pwyntio at y DFH nesaf sydd wedi'i leoli ar wrthbwyso 0x100 (Null DFH).
Disgrifydd Blaen: Yn gyfrifol am nôl disgrifyddion a'u trosglwyddo i'r Anfonwr. Pan fydd trosglwyddiad DMA wedi'i gwblhau mae'r frontend yn derbyn ffurfiant statws gan y Anfonwr ac yn trosysgrifo'r disgrifydd yng nghof y gwesteiwr.

Anfonwr: Mae'r bloc hwn yn rhestru bod DMA yn trosglwyddo ceisiadau i'r Meistr Darllen ac Ysgrifennu.
Darllen Meistr: Mae'r bloc hwn yn gyfrifol am ddarllen data o gof gwesteiwr neu FPGA lleol a'i anfon fel data ffrydio i Write Master.
Ysgrifennu Meistr: Mae'r bloc hwn yn gyfrifol am dderbyn data ffrydio gan y Darllen Meistr ac ysgrifennu'r cynnwys i westeiwr neu gof FPGA lleol.

Cofrestru Map a Mannau Cyfeiriad

Mae'r AFU DMA yn cefnogi dau gof views: Y DMA view a'r llu view. Y DMA view yn cefnogi gofod cyfeiriad 49-bit. Hanner isaf y DMA view mapiau i'r cof FPGA lleol. Hanner uchaf y DMA view mapiau i gynnal y cof. Y gwesteiwr view yn cynnwys yr holl gofrestrau y gellir eu cyrchu trwy fynediadau MMIO fel y tablau DFH, a chofrestrau rheoli / statws yr amrywiol greiddiau IP a ddefnyddir y tu mewn i'r DMA AFU. Mae'r MMIO yn cofrestru yn y DMA BBB a'r AFU yn cefnogi mynediad 32- a 64-bit. Nid yw'r DMA AFU yn cefnogi mynediad MMIO 512-did. Rhaid i fynediadau i'r cofrestrau Anfonwr y tu mewn i'r DMA BBB fod yn 32 did (mae blaen y Disgrifydd yn gweithredu cofrestrau 64-bit).

Map Cofrestr DMA AFU

Mae map cofrestr DMA AFU yn rhoi cyfeiriadau absoliwt yr holl leoliadau yn yr uned. Mae'r cofrestrau hyn yn y gwesteiwr view oherwydd dim ond y gwesteiwr all gael mynediad atynt.

Map Cof DMA AFU

Gwrthbwyso Cyfeiriad Beit	Enw	Rhychwant yn Bytes	Disgrifiad
0x0	DMA AFU DFH	0x40	Pennawd nodwedd dyfais ar gyfer yr AFU DMA. Mae'r ID_L wedi'i osod i 0x9081f88b8f655caa ac ID_H wedi'i osod i 0x331db30c988541ea. Mae'r DMA AFU DFH wedi'i baramedroli i bwyntio at wrthbwyso 0x100 i ddod o hyd i'r DFH nesaf (DMA BBB DFH). Rhaid i chi beidio ag addasu cyfeiriad sylfaenol y DMA AFU DFH gan fod yn rhaid ei leoli yn y cyfeiriad 0x0 fel y'i diffinnir gan fanyleb CCIP.
0x100	DMA BBB	0x100	Yn pennu rhyngwyneb rheolaeth a statws y gofrestr DMA BBB. Gallwch gyfeirio at fap cofrestr DMA BBB am ragor o wybodaeth. O fewn y DMA BBB ar wrthbwyso 0 mae'r DMA BBB yn cynnwys ei DFH ei hun. Mae'r DFH hwn wedi'i osod i ddod o hyd i'r DFH nesaf ar wrthbwyso 0x100 (NULL DFH). Os ydych chi'n ychwanegu mwy o DMA BBBs, rhowch 0x100 rhyngddynt a sicrhewch fod y NULL DFH yn dilyn y DMA olaf erbyn 0x100.
0x200	NULL DFH	0x40	Yn terfynu rhestr gysylltiedig DFH. Mae'r ID_L wedi'i osod i 0x90fe6aab12a0132f a ID_H wedi'i osod i 0xda1182b1b3444e23. Mae'r NULL DFH wedi'i baramedroli i fod y DFH olaf mewn caledwedd. Am y rheswm hwn mae'r NULL DFH wedi'i leoli yn y cyfeiriad 0x200. Os ydych chi'n ychwanegu DMA BBBs ychwanegol at y system, mae angen i chi gynyddu'r cyfeiriad sylfaen NULL DFH yn unol â hynny fel ei fod yn aros yn y cyfeiriad uchaf. Nid yw'r gyrrwr DMA a'r cymhwysiad prawf yn defnyddio'r caledwedd hwn.

Cofrestru Map a Mannau Cyfeiriad

Map Cof DMA BBB
Mae'r cyfeiriadau beit canlynol yn wrthbwyso cymharol o gyfeiriad sylfaen DMA BBB yn system DMA AFU (0x100).

Gwrthbwyso Cyfeiriad Beit	Enw	Rhychwant yn Bytes	Disgrifiad
0x0	DMA BBB DFH	0x40	Pennawd nodwedd dyfais ar gyfer yr AFU DMA. Mae'r ID_L wedi'i osod i 0xa9149a35bace01ea a ID_H wedi'i osod i 0xef82def7f6ec40fc . Mae'r DMA BBB DFH wedi'i baramedroli i bwyntio at 0x100 ar gyfer y gwrthbwyso DFH nesaf. Gall y gwrthbwyso nesaf hwn fod yn DMA BBB arall, DFH arall (nad yw wedi'i gynnwys yn y dyluniad hwn), neu'r NULL DFH.
0x40	Anfonwr	0x40	Porth rheoli ar gyfer y dosbarthwr. Mae'r gyrrwr DMA yn defnyddio'r lleoliad hwn i reoli'r DMA neu i gwestiynu ei statws.
0x80	Disgrifydd Frontend	0x40	Mae blaen y disgrifydd yn gydran wedi'i theilwra sy'n darllen disgrifyddion o gof y gwesteiwr ac yn trosysgrifo'r disgrifydd pan fydd y trosglwyddiad DMA wedi'i gwblhau. Mae'r gyrrwr yn cyfarwyddo'r pen blaen lle mae'r disgrifydd cyntaf yn byw yng nghof y gwesteiwr ac yna mae'r caledwedd blaen yn cyfathrebu â'r gyrrwr yn bennaf trwy ddisgrifyddion sydd wedi'u storio yng nghof y gwesteiwr.

Gofod Cyfeiriad DMA AFU

Gall y gwesteiwr weld cofrestrau a restrir yn Nhabl 4 ar dudalen 12 a Thabl 5 ar dudalen 13. Mae gan yr is-system DMA BBB fynediad i'r gofod cyfeiriad 49-bit llawn. Mae hanner isaf y gofod cyfeiriad hwn yn cynnwys atgofion FPGA lleol. Mae hanner uchaf y gofod cyfeiriad hwn yn cynnwys y cof cyfeiriad gwesteiwr 48-bit. Mae'r ffigur canlynol yn dangos y gwesteiwr a'r DMA views o gof.

Y DMA AFU a Host Views Cof

Pennawd Nodwedd Dyfais Rhestr Gysylltiedig

Cyn dylunio DMA AFUampMae le yn cynnwys tri phennawd nodwedd dyfais (DFH) sy'n ffurfio rhestr gysylltiedig. Mae'r rhestr gysylltiedig hon yn caniatáu'r sampcais i nodi'r DMA AFU yn ogystal â'r gyrrwr i adnabod y DMA BBB. Mae'r rhestr DFH yn cynnwys NULL DFH ar y diwedd. Mae cynnwys y DFH null ar ddiwedd y rhestr gysylltiedig yn caniatáu ichi ychwanegu mwy o BBBs DMA at eich dyluniad. Yn syml, mae angen i chi symud y NULL DFH i gyfeiriad ar ôl y BBBs eraill. Mae pob BBB DMA yn disgwyl i'r DFH nesaf gael ei leoli 0x100 beit o gyfeiriad sylfaenol y BBB. Mae'r ffigur canlynol yn dangos y rhestr gysylltiedig ar gyfer cynllun DMA AFU example.

Cofrestru Map a Mannau Cyfeiriad

Pennawd Nodwedd Dyfais DMA AFU (DFH) Cadwynu

Model Rhaglennu Meddalwedd

Mae'r DMA AFU yn cynnwys gyrrwr meddalwedd y gallwch ei ddefnyddio yn eich cymhwysiad gwesteiwr eich hun. Mae'r fpga_dma.cpp a fpga_dma.h files lleoli yn y lleoliad canlynol gweithredu'r gyrrwr meddalwedd: $OPAE_PLATFORM_ROOT/hw/samples/dma_afu/sw Mae'r gyrrwr hwn yn cefnogi'r swyddogaethau canlynol:

API	Disgrifiad
fpgaCountDMAsiannels	Yn sganio'r gadwyn nodwedd ddyfais ar gyfer BBBs DMA ac yn cyfrif yr holl sianeli sydd ar gael.
fpgaDMAOAgored	Yn agor handlen i'r sianel DMA.
fpgaDMAClos	Yn cau handlen i'r sianel DMA.
fpgaDMATtransferInit	Yn cychwyn gwrthrych sy'n cynrychioli'r trosglwyddiad DMA.
fpgaDMATtransferReset	Yn ailosod gwrthrych priodoledd trosglwyddo DMA i werthoedd rhagosodedig.
fpgaDMATtransferDestroy	Yn dinistrio gwrthrych priodoledd trosglwyddo DMA.
fpgaDMATtransferSetSrc	Yn gosod cyfeiriad ffynhonnell y trosglwyddiad. Rhaid i'r cyfeiriad hwn gael ei alinio 64 beit.
fpgaDMATtransferSetDst	Yn gosod cyfeiriad cyrchfan y trosglwyddiad. Rhaid i'r cyfeiriad hwn gael ei alinio 64 beit.
fpgaDMATtransferSetLen	Yn gosod hyd y trosglwyddiad mewn beit. Ar gyfer trosglwyddiadau nad ydynt yn becyn, rhaid i chi osod hyd y trosglwyddiad i luosrif o 64 beit. Ar gyfer trosglwyddiadau pecynnau, nid yw hyn yn ofyniad.
fpgaDMATtransferSetTransferTip	Yn gosod y math trosglwyddo. Y gwerthoedd cyfreithiol yw: • HOST_MM_TO_FPGA_MM = TX (Gwesteiwr i AFU) • FPGA_MM_TO_HOST_MM = RX (AFU i'w westeio)
fpgaDMATtransferSetTransferCallback	Cofrestru galwad yn ôl ar gyfer hysbysiad ar gwblhau trosglwyddiad asyncronaidd. Os byddwch yn nodi galwad yn ôl, bydd fpgaDMATtransfer yn dychwelyd ar unwaith (trosglwyddiad asyncronaidd). Os na fyddwch yn nodi galwad yn ôl, bydd fpgaDMATtransfer yn dychwelyd ar ôl i'r trosglwyddiad ddod i ben (trosglwyddiad cydamserol/blocio).
fpgaDMATtransferSetLast	Yn dynodi'r trosglwyddiad olaf fel y gall y DMA ddechrau prosesu'r trosglwyddiadau a ragwelwyd. Y gwerth rhagosodedig yw 64 o drosglwyddiadau sydd ar y gweill cyn i'r DMA ddechrau gweithio ar y trosglwyddiadau.
trosglwyddiad fpgaDMAT	Yn cyflawni trosglwyddiad DMA.

I gael rhagor o wybodaeth am y dadleuon API, mewnbwn ac allbwn, cyfeiriwch at y pennawd file wedi'i leoli $OPAE_PLATFORM_ROOT/hw/samples/dma_afu/sw/fpga_dma.hIntel Gorfforaeth. Cedwir pob hawl. Mae Intel, logo Intel, a nodau Intel eraill yn nodau masnach Intel Corporation neu ei is-gwmnïau. Mae Intel yn gwarantu perfformiad ei gynhyrchion FPGA a lled-ddargludyddion i fanylebau cyfredol yn unol â gwarant safonol Intel, ond mae'n cadw'r hawl i wneud newidiadau i unrhyw gynhyrchion a gwasanaethau ar unrhyw adeg heb rybudd. Nid yw Intel yn cymryd unrhyw gyfrifoldeb nac atebolrwydd sy'n deillio o gymhwyso neu ddefnyddio unrhyw wybodaeth, cynnyrch neu wasanaeth a ddisgrifir yma ac eithrio fel y cytunwyd yn benodol yn ysgrifenedig gan Intel. Cynghorir cwsmeriaid Intel i gael y fersiwn ddiweddaraf o fanylebau dyfeisiau cyn dibynnu ar unrhyw wybodaeth gyhoeddedig a chyn archebu cynhyrchion neu wasanaethau. Gellir hawlio enwau a brandiau eraill fel eiddo eraill.

Model Rhaglennu Meddalwedd

I wybod mwy am fodel defnyddio gyrrwr meddalwedd, cyfeiriwch at y README file wedi'i leoli yn $OPAE_PLATFORM_ROOT/hw/samples/dma_afu/README.md

Rhedeg DMA AFU Example

Cyn i chi ddechrau:

Dylech fod yn gyfarwydd â'r cynamples yn y Intel Acceleration Stack Quick Start Guide ar gyfer Cerdyn Cyflymiad Rhaglenadwy Intel FPGA D5005.
Rhaid i chi ddiffinio newidyn amgylchedd. Mae'r newidyn amgylchedd yn dibynnu ar y fersiwn Intel Acceleration Stack rydych chi'n ei ddefnyddio:
- Ar gyfer y fersiwn gyfredol, gosodwch y newidyn amgylchedd i $OPAE_PLATFORM_ROOT
Rhaid i chi osod llyfrgell Intel Threading Building Blocks (TBB) gan fod y gyrrwr DMA yn dibynnu arno.
Rhaid i chi hefyd sefydlu dwy dudalen anferth 1 GB i redeg yr sampgyda cais. $ sudo sh -c “adlais 2 > /sys/kernel/mm/hugepages/hugepages-1048576kB/ nr_hugepages”

Perfformiwch y camau canlynol i lawrlwytho llif did Swyddogaeth Cyflymydd DMA (AF), i adeiladu'r cymhwysiad a'r gyrrwr, ac i redeg y dyluniad cynample:

Newid i'r cais DMA a'r cyfeiriadur gyrrwr: cd $OPAE_PLATFORM_ROOT/hw/samples/dma_afu/sw
Adeiladu'r gyrrwr a'r cais: gwneud

Lawrlwythwch ffrwd didau DMA AFU: sudo fpgasupdate ../bin/dma_afu_unsigned.gbs
Gweithredu'r cymhwysiad gwesteiwr i ysgrifennu 100 MB mewn dognau 1 MB o gof gwesteiwr i gof dyfais FPGA a'i ddarllen yn ôl: ./ fpga_dma_test -s 104857600 -p 1048576 -r mtom

Gwybodaeth Gysylltiedig
Canllaw Cychwyn Cyflym Stack Cyflymiad Intel ar gyfer Cerdyn Cyflymiad Rhaglenadwy Intel FPGA D5005 Intel Corporation. Cedwir pob hawl. Mae Intel, logo Intel, a nodau Intel eraill yn nodau masnach Intel Corporation neu ei is-gwmnïau. Mae Intel yn gwarantu perfformiad ei gynhyrchion FPGA a lled-ddargludyddion i fanylebau cyfredol yn unol â gwarant safonol Intel, ond mae'n cadw'r hawl i wneud newidiadau i unrhyw gynhyrchion a gwasanaethau ar unrhyw adeg heb rybudd. Nid yw Intel yn cymryd unrhyw gyfrifoldeb nac atebolrwydd sy'n deillio o gymhwyso neu ddefnyddio unrhyw wybodaeth, cynnyrch neu wasanaeth a ddisgrifir yma ac eithrio fel y cytunwyd yn benodol yn ysgrifenedig gan Intel. Cynghorir cwsmeriaid Intel i gael y fersiwn ddiweddaraf o fanylebau dyfeisiau cyn dibynnu ar unrhyw wybodaeth gyhoeddedig a chyn archebu cynhyrchion neu wasanaethau. *Gellir hawlio enwau a brandiau eraill fel eiddo eraill.

Llunio'r DMA AFU Example

I gynhyrchu amgylchedd adeiladu synthesis i lunio AF, defnyddiwch y gorchymyn afu_synth_setup fel a ganlyn:

Newid i'r DMA AFU sampcyfeiriadur: $OPAE_PLATFORM_ROOT/hw/samples/dma_afu
Cynhyrchu'r cyfeiriadur dylunio adeiladu: afu_synth_setup – ffynhonnell hw/rtl/filelist.txt adeiladu_synth

O'r cyfeiriadur adeiladu synthesis a gynhyrchir gan afu_synth_setup, rhowch y gorchmynion canlynol o ffenestr derfynell i gynhyrchu AF ar gyfer y llwyfan caledwedd targed: cd build_synth run.sh Mae'r sgript cenhedlaeth AF run.sh yn creu'r ddelwedd AF gyda'r un sylfaen fileenw fel cyfluniad platfform yr AFU file (.json) gydag ôl-ddodiad .gbs yn y lleoliad:$OPAE_PLATFORM_ROOT/hw/samples/build_synth/dma_afu_s10.gbs Intel Corporation. Cedwir pob hawl. Mae Intel, logo Intel, a nodau Intel eraill yn nodau masnach Intel Corporation neu ei is-gwmnïau. Mae Intel yn gwarantu perfformiad ei gynhyrchion FPGA a lled-ddargludyddion i fanylebau cyfredol yn unol â gwarant safonol Intel, ond mae'n cadw'r hawl i wneud newidiadau i unrhyw gynhyrchion a gwasanaethau ar unrhyw adeg heb rybudd. Nid yw Intel yn cymryd unrhyw gyfrifoldeb nac atebolrwydd sy'n deillio o gymhwyso neu ddefnyddio unrhyw wybodaeth, cynnyrch neu wasanaeth a ddisgrifir yma ac eithrio fel y cytunwyd yn benodol yn ysgrifenedig gan Intel. Cynghorir cwsmeriaid Intel i gael y fersiwn ddiweddaraf o fanylebau dyfeisiau cyn dibynnu ar unrhyw wybodaeth gyhoeddedig a chyn archebu cynhyrchion neu wasanaethau. *Gellir hawlio enwau a brandiau eraill fel eiddo eraill.

Efelychu'r AFU Example

Mae Intel yn argymell eich bod yn cyfeirio at Ganllaw Cychwyn Cyflym Amgylchedd Efelychu Amgylchedd (ASE) Intel Accelerator Functional Unit (AFU) i'ch Intel FPGA PAC fod yn gyfarwydd ag efelychu hen bethau tebyg.amples ac i osod eich amgylchedd. Cyn i chi symud ymlaen trwy'r camau canlynol, gwiriwch fod y newidyn amgylchedd OPAE_PLATFORM_ROOT wedi'i osod i gyfeiriadur gosod OPAE SDK. Cwblhewch y camau canlynol i osod yr efelychydd caledwedd ar gyfer yr AFU DMA:

Newid i'r DMA AFU sampgyda'r cyfeiriadur: cd $OPAE_PLATFORM_ROOT/hw/samples/dma_afu

Creu amgylchedd ASE mewn cyfeiriadur newydd a'i ffurfweddu ar gyfer efelychu AFU: afu_sim_setup - ffynhonnell hw / rtl /filelist.txt build_ase_dir
Newid i'r cyfeiriadur adeiladu ASE: cd build_ase_dir
Adeiladu'r gyrrwr a'r cais: gwneud

Gwneud efelychiad: make sim

Sampallbwn o'r efelychydd caledwedd:

[SIM] ** SYLW : CYN rhedeg y rhaglen feddalwedd ** [SIM] Gosodwch amg(ASE_WORKDIR) yn y derfynell lle bydd y rhaglen yn rhedeg (copi-a-gludo) => [SIM] $SHELL | Rhedeg:[SIM] ———+———————————————— [SIM] bash/zsh | allforio ASE_WORKDIR=$OPAE_PLATFORM_ROOT/hw/samples/dma_afu/ase_mkdir/gwaith [SIM] tcsh/csh | setenv ASE_WORKDIR $OPAE_PLATFORM_ROOT/hw/samples/dma_afu/ase_mkdir/work [SIM] Am unrhyw $ SHELL arall, ymgynghorwch â'ch gweinyddwr Linux [SIM] [SIM] Yn barod ar gyfer efelychiad… [SIM] Pwyswch CTRL-C i gau efelychydd…

Cwblhewch y camau canlynol i lunio a gweithredu meddalwedd DMA AFU yn yr amgylchedd efelychu:

Agorwch ffenestr derfynell newydd.
Newid cyfeiriadur i: cd $OPAE_PLATFORM_ROOT/hw/samples/dma_afu/sw

Efelychu'r AFU Example

Copïwch y llinyn gosod amgylchedd (dewiswch y llinyn sy'n briodol ar gyfer eich cragen) o'r camau uchod yn yr efelychiad caledwedd i ffenestr y derfynell. Gweler y llinellau canlynol yn yr sample allbwn o'r efelychydd caledwedd. [SIM] bash/zsh | allforio ASE_WORKDIR=$OPAE_PLATFORM_ROOT/hw/samples/dma_afu/build_ase_dir/work [SIM] tcsh/csh | setenv ASE_WORKDIR $OPAE_PLATFORM_ROOT/hw/samples/dma_afu/build_ase_dir/work
Llunio'r meddalwedd: $ make USE_ASE=1

Gweithredwch y cymhwysiad gwesteiwr i ysgrifennu 4 KB mewn dognau 1 KB o'r cof gwesteiwr yn ôl i gof dyfais FPGA yn y modd loopback: ./ fpga_dma_test -s 4096 -p 1024 -r mtom

Gwybodaeth Gysylltiedig
Canllaw Defnyddiwr Cychwyn Cyflym Uned Swyddogaethol Cyflymydd Intel (AFU) Amgylchedd Efelychu (ASE).

Optimeiddio ar gyfer Gwell Perfformiad DMA

Mae gweithredu optimeiddio NUMA (mynediad cof nad yw'n unffurf) yn fpga_dma_test.cpp yn caniatáu i'r prosesydd gyrchu ei gof lleol ei hun yn gyflymach na chyrchu cof nad yw'n lleol (cof yn lleol i brosesydd arall). Dangosir ffurfweddiad NUMA nodweddiadol yn y diagram isod. Mae'r mynediad lleol yn cynrychioli mynediad o graidd i gof sy'n lleol i'r un craidd. Mae'r mynediad o bell yn dangos y llwybr a gymerir pan fydd craidd ar Node 0 yn cyrchu cof sy'n byw yn y cof yn lleol i Node 1.

Ffurfweddiad NUMA nodweddiadol

Defnyddiwch y cod canlynol i weithredu optimeiddio NUMA yn eich cais prawf:

// Sefydlu affinedd priodol os gofynnir os (cpu_affinity || memory_affinity) {unsigned dom = 0, bus = 0, dev = 0, func = 0; fpga_properties props;int retval; #if(FPGA_DMA_DEBUG)straen torgoch[4096]; #endifres = fpgaGetProperties(afc_token, &props); ON_ERR_GOTO(res, out_destroy_tok, “fpgaGetProperties”); res = fpgaPropertiesGetBus(props, (uint8_t*) & bws);ON_ERR_GOTO(res, out_destroy_tok, “fpgaPropertiesGetBus”); res = fpgaPropertiesGetDevice(props, (uint8_t*) & dev);ON_ERR_GOTO(res, out_destroy_tok, “fpgaPropertiesGetDevice”) res = fpgaPropertiesGetFunction(props, (uint8_t*) & func);ON_ERR_GOTO); ON_ERR_GOTO); ON_ERR_GOTO; // Find the device from the topology hwloc_topology_t topology ; hwloc_topology_init(&topoleg); hwloc_topology_set_flags(topoleg, HWLOC_TOPOLOGY_FLAG_IO_DEVICES); Intel Corporation. Cedwir pob hawl. Mae Intel, logo Intel, a nodau Intel eraill yn nodau masnach Intel Corporation neu ei is-gwmnïau. Mae Intel yn gwarantu perfformiad ei gynhyrchion FPGA a lled-ddargludyddion i fanylebau cyfredol yn unol â gwarant safonol Intel, ond mae'n cadw'r hawl i wneud newidiadau i unrhyw gynhyrchion a gwasanaethau ar unrhyw adeg heb rybudd. Nid yw Intel yn cymryd unrhyw gyfrifoldeb nac atebolrwydd sy'n deillio o gymhwyso neu ddefnyddio unrhyw wybodaeth, cynnyrch neu wasanaeth a ddisgrifir yma ac eithrio fel y cytunwyd yn benodol yn ysgrifenedig gan Intel. Cynghorir cwsmeriaid Intel i gael y fersiwn ddiweddaraf o fanylebau dyfeisiau cyn dibynnu ar unrhyw wybodaeth gyhoeddedig a chyn archebu cynhyrchion neu wasanaethau. *Gellir hawlio enwau a brandiau eraill fel eiddo eraill.

Optimeiddio ar gyfer Gwell Perfformiad DMA

hwloc_topology_load(topoleg); hwloc_obj_t obj = hwloc_get_pcidev_by_busid(topoleg, dom, bws, dev, func); hwloc_obj_t obj2 = hwloc_get_non_io_ancestor_obj(topoleg, obj); #if (FPGA_DMA_DEBUG) hwloc_obj_type_snprintf(str, 4096, obj2, 1); printf("%s\n", str);hwloc_obj_attr_snprintf(str, 4096, obj2," :: “, 1); printf("%s\n", str); hwloc_bitmap_taskset_snprintf(str, 4096, obj2-> cpuset); printf("CPUSET yw %s\n", str); hwloc_bitmap_taskset_snprintf(str, 4096, obj2-> nodeset); printf("NODESET yw %s\n", str);#endif os (cof_affinedd) { #if HWLOC_API_VERSION > 0x00020000 retval = hwloc_set_membind(topoleg, obj2->nodeset,HWLOC_MEMBIND_THREAD, HWLOCENOD_MEBIND) #else retval =hwloc_set_membind_nodeset(topoleg, obj2->nodeset, HWLOC_MEMBIND_THREAD,HWLOC_MEMBIND_MIGRATE); #endifON_ERR_GOTO(retval, out_destroy_tok, “hwloc_set_membind”); } os (cpu_affinity) { retval = hwloc_set_cpubind(topoleg, obj2->cpuset, HWLOC_CPUBIND_STRICT); ON_ERR_GOTO(retval, out_destroy_tok, “hwloc_set_cpubind”); } }

Archifau Canllaw Defnyddiwr Uned Swyddogaethol Cyflymydd DMA

Fersiwn Stack Cyflymiad Intel	Canllaw Defnyddiwr (PDF)
2.0	Canllaw Defnyddiwr Uned Weithredol Cyflymydd DMA (AFU).

Hanes Adolygu Dogfennau ar gyfer Canllaw Defnyddiwr Unedau Gweithredol Cyflymydd DMA

Fersiwn y Ddogfen

Cyflymiad Intel Fersiwn Stack

Newidiadau

2020.08.03

2.0.1 (gyda chefnogaeth Intel

Quartus® Prime Pro Edition Argraffiad 19.2)

Cywiro'r ddelwedd AF file enw yn yr adran Llunio'r DMA AFU Example.

2020.04.17

2.0.1 (gyda chefnogaeth Intel

Rhifyn Quartus Prime Pro Edition 19.2)

Cywiro datganiad yn Cynulleidfa Fwriadol adran.

2020.02.20

2.0.1 (gyda chefnogaeth Intel

Rhifyn Quartus Prime Pro Edition 19.2)

Typo sefydlog.

2019.11.04

2.0.1 (gyda chefnogaeth Intel

Rhifyn Quartus Prime Pro Edition 19.2)

• Wedi disodli'r fpgaconf gyda fpgasupdate wrth ffurfweddu'r FPGA gyda'r AFU rhagadeiladu yn adran Rhedeg y DMA AFU Example.

• Ychwanegwyd is-deitl Cerdyn Cyflymiad Rhaglenadwy Intel FPGA D5005 i deitl y ddogfen.

• Ychwanegwyd newidyn amgylchedd $OPAE_PLATFORM_ROOT.

• Adran wedi'i haddasu Model Rhaglennu Meddalwedd am fân olygiadau.

• Ychwanegwyd adran newydd Llunio'r DMA AFU Example.

• Adran wedi'i haddasu Optimeiddio ar gyfer Gwell Perfformiad DMA am fân olygiadau.

2019.08.05

2.0 (gyda chefnogaeth Intel

Quartus Prime Pro Argraffiad 18.1.2)

Rhyddhad cychwynnol.

Gellir hawlio enwau a brandiau eraill fel eiddo eraill.

Dogfennau / Adnoddau

Cerdyn Cyflymiad Rhaglenadwy Intel FPGA D5005 [pdfCanllaw Defnyddiwr
Cerdyn Cyflymiad Rhaglenadwy FPGA, D5005, Cerdyn Cyflymu Rhaglenadwy FPGA D5005, Uned Weithredol Cyflymydd DMA

Cyfeiriadau

Llawlyfr Defnyddiwr

Cerdyn Cyflymiad Rhaglenadwy Intel FPGA D5005

Am y Ddogfen hon

Disgrifiad DMA AFU

Cofrestru Map a Mannau Cyfeiriad

Map Cofrestr DMA AFU

Cofrestru Map a Mannau Cyfeiriad

Model Rhaglennu Meddalwedd

Rhedeg DMA AFU Example

Llunio'r DMA AFU Example

Efelychu'r AFU Example

Optimeiddio ar gyfer Gwell Perfformiad DMA

Archifau Canllaw Defnyddiwr Uned Swyddogaethol Cyflymydd DMA

Hanes Adolygu Dogfennau ar gyfer Canllaw Defnyddiwr Unedau Gweithredol Cyflymydd DMA

Dogfennau / Adnoddau

Cyfeiriadau

Gadael sylw

Canslo ateb