intel UG-01155 IOPLL FPGA IP Core Упатство за корисникот
Упатството за употреба UG-01155 IOPLL FPGA IP Core обезбедува детални упатства за тоа како да го конфигурирате и користите Intel® FPGA IP Core за уредите Arria® 10 и Cyclone® 10 GX. Со поддршка за шест различни режими на повратни информации на часовникот и до девет излезни сигнали на часовникот, ова IP-јадро е разноврсна алатка за дизајнерите на FPGA. Овој ажуриран водич за Intel Quartus Prime Design Suite 18.1 исто така опфаќа PLL динамичко поместување на фазата и соседниот PLL влез за каскаден режим PLL.