intel UG-01155 IOPLL FPGA IP Core Օգտագործողի ուղեցույց
UG-01155 IOPLL FPGA IP Core Օգտագործողի ուղեցույցը մանրամասն հրահանգներ է տալիս, թե ինչպես կարգավորել և օգտագործել Intel® FPGA IP Core-ը Arria® 10 և Cyclone® 10 GX սարքերի համար: Ժամացույցի հետադարձ կապի վեց տարբեր ռեժիմների և մինչև ինը ժամացույցի ելքային ազդանշանների աջակցությամբ՝ այս IP միջուկը բազմակողմանի գործիք է FPGA դիզայներների համար: Intel Quartus Prime Design Suite 18.1-ի այս թարմացված ուղեցույցը ներառում է նաև PLL դինամիկ փուլային հերթափոխը և հարակից PLL մուտքագրումը PLL կասկադային ռեժիմի համար: