Guía del usuario de Intel UG-01155 IOPLL FPGA IP Core
La Guía del usuario de UG-01155 IOPLL FPGA IP Core proporciona instrucciones detalladas sobre cómo configurar y utilizar Intel® FPGA IP Core para dispositivos Arria® 10 y Cyclone® 10 GX. Con soporte para seis modos de retroalimentación de reloj diferentes y hasta nueve señales de salida de reloj, este núcleo IP es una herramienta versátil para los diseñadores de FPGA. Esta guía actualizada para Intel Quartus Prime Design Suite 18.1 también cubre el cambio de fase dinámico de PLL y la entrada de PLL adyacente para el modo de cascada de PLL.