Guide de l'utilisateur Intel UG-01155 IOPLL FPGA IP Core
Le Guide de l'utilisateur UG-01155 IOPLL FPGA IP Core fournit des instructions détaillées sur la façon de configurer et d'utiliser Intel® FPGA IP Core pour les appareils Arria® 10 et Cyclone® 10 GX. Avec la prise en charge de six modes de retour d'horloge différents et jusqu'à neuf signaux de sortie d'horloge, ce cœur IP est un outil polyvalent pour les concepteurs de FPGA. Ce guide mis à jour pour Intel Quartus Prime Design Suite 18.1 couvre également le déphasage dynamique PLL et l'entrée PLL adjacente pour le mode PLL en cascade.