คู่มือผู้ใช้ Intel UG-01155 IOPLL FPGA IP Core
คู่มือผู้ใช้ UG-01155 IOPLL FPGA IP Core ให้คำแนะนำโดยละเอียดเกี่ยวกับวิธีการกำหนดค่าและใช้ Intel® FPGA IP Core สำหรับอุปกรณ์ Arria® 10 และ Cyclone® 10 GX ด้วยการรองรับโหมดป้อนกลับนาฬิกาที่แตกต่างกันหกโหมดและสัญญาณเอาต์พุตนาฬิกาสูงสุดเก้าตัว คอร์ IP นี้เป็นเครื่องมืออเนกประสงค์สำหรับนักออกแบบ FPGA คู่มือฉบับปรับปรุงนี้สำหรับ Intel Quartus Prime Design Suite 18.1 ยังครอบคลุมการเปลี่ยนเฟสไดนามิก PLL และอินพุต PLL ที่อยู่ติดกันสำหรับโหมดเรียงซ้อน PLL