Panduan Pengguna Teras IP intel UG-01155 IOPLL FPGA
Panduan Pengguna Teras IP UG-01155 IOPLL FPGA menyediakan arahan terperinci tentang cara mengkonfigurasi dan menggunakan Intel® FPGA IP Core untuk peranti Arria® 10 dan Cyclone® 10 GX. Dengan sokongan untuk enam mod maklum balas jam berbeza dan sehingga sembilan isyarat keluaran jam, teras IP ini ialah alat serba boleh untuk pereka FPGA. Panduan dikemas kini untuk Intel Quartus Prime Design Suite 18.1 juga merangkumi peralihan fasa dinamik PLL dan input PLL bersebelahan untuk mod lata PLL.