Intel FPGA Programmable Acceleration Card D5005 User Guide

Ity antontan-taratasy ity dia mamaritra ny fampiharana ny fidirana mivantana amin'ny fitadidiana (DMA) Accelerator Functional Unit (AFU) sy ny fomba hananganana ny famolavolana hihazakazaka amin'ny fitaovana na amin'ny simulation.

Kendrena mpanatrika

Ny mpihaino kasaina dia ahitana mpamorona fitaovana na rindrambaiko izay mitaky Accelerator Function (AF) mba hanesorana ny angona eo an-toerana ao anaty fitadidiana mifandray amin'ny fitaovana Intel FPGA.

fivoriambe

Fifanarahana an-taratasy

FIVORIAMBE	Description
#	Mialoha ny baiko izay milaza fa ny baiko dia ampidirina ho faka.
$	Manondro ny baiko tokony hampidirina ho mpampiasa.
Ity endritsoratra ity	Fileanarana, baiko ary teny fototra no atao pirinty amin'ity endritsoratra ity. Andalana baiko lava no atao pirinty amin'ity endritsoratra ity. Na dia mety mifono amin'ny andalana manaraka aza ny andalana baiko lava, ny fiverenana dia tsy anisan'ny baiko; aza manindry ny enter.
	Manondro ny lahatsoratry ny placeholder izay miseho eo anelanelan'ny bracket zoro dia tsy maintsy soloina sanda mety. Aza miditra amin'ny fononteny zoro.

fanafohezan-teny

fanafohezan-teny	fanitarana	Description
AF	Accelerator Function	Sary Compiled Hardware Accelerator napetraka amin'ny lojika FPGA izay manafaingana ny fampiharana.
AFU	Accelerator Functional Unit	Hardware Accelerator napetraka ao amin'ny lojika FPGA izay manaisotra ny fandidiana kajy ho an'ny fampiharana avy amin'ny CPU hanatsarana ny fampisehoana.
API	Application Programming Interface	Andian'ny famaritana subroutine, protocole ary fitaovana hanamboarana rindranasa rindrambaiko.
CCI-P	Interface Cache fototra	CCI-P no interface mahazatra ampiasain'ny AFU hifandraisana amin'ny mpampiantrano.
DFH	Lohatenin'ny fitaovana	Mamorona lisitry ny lohatenin'ny endri-javatra mifandray mba hanomezana fomba azo itarina amin'ny fanampiana endri-javatra.
*nitohy…*

Intel Corporation. Zo rehetra voatokana. Ny Intel, ny logo Intel, ary ny marika Intel hafa dia marika famantarana ny Intel Corporation na ny sampany. Ny Intel dia manome antoka ny fahombiazan'ny vokatra FPGA sy ny semiconductor amin'ny fepetra ankehitriny mifanaraka amin'ny fiantohana manara-penitra an'ny Intel, saingy manana zo hanova ny vokatra sy serivisy amin'ny fotoana rehetra tsy misy filazana. Tsy mandray andraikitra na andraikitra avy amin'ny fampiharana na fampiasana fampahalalana, vokatra, na serivisy voalaza eto ny Intel afa-tsy izay neken'ny Intel an-tsoratra. Manoro hevitra ny mpanjifa Intel mba hahazo ny kinova farany momba ny fanondroana fitaovana alohan'ny hianteherana amin'izay vaovao navoaka sy alohan'ny hametrahana baiko ho an'ny vokatra na serivisy. * Ny anarana sy ny marika hafa dia azo lazaina ho fananan'ny hafa.

fanafohezan-teny	fanitarana	Description
Fin	FPGA Interface Manager	Ny fitaovana FPGA misy ny FPGA Interface Unit (FIU) sy ny interface ivelany ho an'ny fahatsiarovana, tambajotra, sns. Ny Accelerator Function (AF) dia mifandray amin'ny FIM amin'ny fotoana fandehanana.
FIU	FPGA Interface Unit	FIU dia sehatra interface interface izay miasa ho toy ny tetezana eo amin'ny sehatra interface tsara toy ny PCIe*, UPI ary AFU-side interfaces toy ny CCI-P.
MPF	Memory Properties Factory	Ny MPF dia Block Building Basic (BBB) izay azon'ny AFU ampiasaina amin'ny fampandehanana ny fifamoivoizana CCI-P amin'ny fifampiraharahana amin'ny FIU.

Acceleration Glossary

Acceleration Stack ho an'ny Intel® Xeon® CPU miaraka amin'ny FPGAs Glossary

teny	fanafohezana	Description
Intel® Acceleration Stack ho an'ny Intel Xeon® CPU miaraka amin'ny FPGA	Acceleration Stack	Vondrona lozisialy, firmware, ary fitaovana izay manome fampifandraisana tsara indrindra eo amin'ny Intel FPGA sy ny processeur Intel Xeon.
Intel FPGA Programmable Acceleration Card	Intel FPGA PAC	PCIe FPGA accelerator karatra. Misy FPGA Interface Manager (FIM) izay miaraka amin'ny processeur Intel Xeon amin'ny bus PCIe.

DMA Accelerator Functional Unit Torolàlana: Intel FPGA Programmable Acceleration Card D5005

DMA AFU Description

Sava lalana

Ny Direct Memory Access (DMA) AFU example dia mampiseho ny fomba fitantanana ny famindrana fahatsiarovana eo amin'ny processeur mpampiantrano sy ny FPGA. Azonao atao ny mampiditra ny DMA AFU amin'ny endrikao mba hamindra angona eo anelanelan'ny fitadidiana mpampiantrano sy ny fitadidiana eo an-toerana FPGA. Ny DMA AFU dia ahitana ireto submodule manaraka ireto:

Factory Properties Memory (MPF) Basic Building Block (BBB)

Interface Cache Core (CCI-P) mankany amin'ny Adapter Avalon® Memory-Mapped (Avalon-MM)
DMA Test System izay misy ny DMA BBB

Ireo submodules ireo dia voafaritra amin'ny antsipiriany kokoa ao amin'ny lohahevitra DMA AFU Hardware Components eto ambany.

Fampahafantarana mifandraika

Ny DMA AFU Hardware Components ao amin'ny pejy 6
Avalon Interface Specifications

Raha mila fampahalalana bebe kokoa momba ny protocol Avalon-MM, ao anatin'izany ny diagrama momba ny fotoana famakiana sy fanoratana.

Ny DMA AFU Software Package

Ny Intel Acceleration Stack ho an'ny Intel Xeon CPU miaraka amin'ny fonosana FPGA file (*.tar.gz), misy ny DMA AFU example. Ity example manome mpampiasa toerana mpamily. Ny fampiharana mpampiantrano dia mampiasa io mpamily io mba hahafahan'ny DMA mamindra angon-drakitra eo anelanelan'ny fitadidiana mpampiantrano sy FPGA. Hita ao amin'ny lahatahiry manaraka ireto ny binary hardware, loharano ary ny mpamily habaka mpampiasa: $OPAE_PLATFORM_ROOT/hw/samples/dma_afu . Alohan'ny hanandrana ny DMA AFU dia tsy maintsy mametraka ny fonosana rindrambaiko Open Programmable Acceleration Engine (OPAE). Jereo ny Fametrahana ny OPAE Software Package ao amin'ny Intel Acceleration Stack Quick Start Guide ho an'ny Intel FPGA Programmable Acceleration Card D5005 ho an'ny torolàlana fametrahana. Ity torolalana fanombohana haingana ity dia ahitana fampahalalana fototra momba ny Open Programmable Acceleration Engine (OPAE) sy ny fanamboarana AFU. Rehefa avy nametraka ny Open Programmable Acceleration Engine (OPAE) fonosana rindrambaiko, toy nyampNy fampiharana mpampiantrano sy ny mpamily habaka mpampiasa DMA AFU dia hita ao amin'ny lahatahiry manaraka: $OPAE_PLATFORM_ROOT/hw/samples/dma_afu/sw. Mba hampandehanana ny sampNy fampiharana mpampiantrano, fpga_dma_test amin'ny fitaovanao Intel FPGA PAC D5005, jereo ny dingana ao amin'ny fizarana Fampandehanana ny DMA AFU Example. Intel Corporation. Zo rehetra voatokana. Ny Intel, ny logo Intel, ary ny marika Intel hafa dia marika famantarana an'ny Intel Corporation na ny sampany. Ny Intel dia manome antoka ny fahombiazan'ny vokatra FPGA sy ny semiconductor amin'ny fepetra ankehitriny mifanaraka amin'ny fiantohana manara-penitra an'ny Intel, saingy manana zo hanova ny vokatra sy serivisy amin'ny fotoana rehetra tsy misy filazana. Tsy mandray andraikitra na andraikitra avy amin'ny fampiharana na fampiasana fampahalalana, vokatra na serivisy voalaza eto ny Intel afa-tsy izay neken'ny Intel an-tsoratra. Manoro hevitra ny mpanjifa Intel mba hahazo ny kinova farany momba ny fanondroana fitaovana alohan'ny hianteherana amin'ny fampahalalana navoaka sy alohan'ny hametrahana baiko ho an'ny vokatra na serivisy. * Ny anarana sy ny marika hafa dia azo lazaina ho fananan'ny hafa.

Fampahafantarana mifandraika

Torolàlana fanombohana haingana Intel Acceleration Stack ho an'ny Intel FPGA Programmable Acceleration Card D5005
Fametrahana ny OPAE Software Package

Ny DMA AFU Hardware Components

Ny DMA AFU dia mifandray amin'ny FPGA Interface Unit (FIU) sy ny fahatsiarovana FPGA. Jereo ny FPGA Interface Manager Data Sheet ho an'ny Intel FPGA Programmable Acceleration Card D5005 ho an'ny antsipiriany momba ny fahatsiarovana FPGA. Ny fitaovana misy amin'izao fotoana izao no mibaiko an'io fikirakirana fahatsiarovana io. Ny fitaovana ho avy dia mety hanohana ny fandrindrana fahatsiarovana samihafa. Azonao atao ny mampiasa ny DMA AFU mba handikana ny angona eo anelanelan'ireto loharano manaraka ireto sy ny toerana haleha:

Ny mpampiantrano ny fitadidiana FPGA
Fitaovana FPGA fahatsiarovana ho an'ny mpampiantrano

Rafitra Mpamorona Platform, $OPAE_PLATFORM_ROOT/hw/samples/ dma_afu/hw/rtl/TEST_dma/ /dma_test_system.qsys dia mampihatra ny ankamaroan'ny DMA

AFU. Ny ampahany amin'ny DMA AFU nampiharina tao amin'ny rafitra Mpamorona Platform dia hita amin'ireto manaraka ireto

toerana:$OPAE_PLATFORM_ROOT/hw/samples/dma_afu/hw/rtl/TEST_dma/ Azonao atao ny mahita ny DMA BBB amin'ity toerana manaraka ity:

$OPAE_PLATFORM_ROOT/hw/samples/dma_afu/hw/rtl/dma_bbb

DMA Accelerator Functional Unit Torolàlana: Intel FPGA Programmable Acceleration Card D5005

DMA AFU Hardware Block Diagram

Ny DMA AFU dia ahitana ireto maody anatiny manaraka ireto hifandraisana amin'ny FPGA Interface Unit (FIU):

Memory-Mapped IO (MMIO) Decoder Logic: mamantatra ny MMIO mamaky sy manoratra ny fifanakalozana ary manasaraka azy ireo amin'ny CCI-P RX channel 0 izay niaviany. Izany dia miantoka fa tsy mahatratra ny MPF BBB ny fifamoivoizana MMIO ary karakarain'ny fantsona baikon'ny MMIO tsy miankina.
Memory Properties Factory (MPF): Ity môdely ity dia miantoka fa ny famakiana valiny avy amin'ny DMA dia miverina amin'ny baiko navoakany. Ny protocol Avalon-MM dia mitaky valiny vakiana mba hiverina amin'ny filaharana marina.
CCI-P to Avalon-MM Adapter: Ity maodely ity dia mandika eo anelanelan'ny CCI-P sy Avalon-MM, toy izao manaraka izao:
CCI-P mankany Avalon-MMIO Adapter: Ity lalana ity dia mandika ny CCI-P MMIO amin'ny fifanakalozana amin'ny Avalon-MM.
Avalon mankany amin'ny CCI-P Host Adapter: Ireo lalana ireo dia mamorona lalana mitokana ho an'ny DMA mba hidirana amin'ny fahatsiarovana mpampiantrano.
DMA Test System: Ity maodely ity dia miasa ho toy ny famonosana manodidina ny DMA BBB mba hampisehoana ireo tompon'ny DMA amin'ny lojika sisa ao amin'ny AFU. Izy io dia manome ny fifandraisana eo amin'ny DMA BBB sy ny CCI-P mankany Avalon Adapter. Izy io koa dia manome ny fifandraisana eo amin'ny DMA BBB sy ny banky FPGA SDRAM eo an-toerana.

Fampahafantarana mifandraika
FPGA Interface Manager Data Sheet ho an'ny Intel FPGA Programmable Acceleration Card D5005

DMA Test System

Ny rafitra fitsapana DMA dia mampifandray ny DMA BBB amin'ny endrika FPGA ambiny ao anatin'izany ny fampifanarahana CCI-P sy ny fahatsiarovana FPGA eo an-toerana.

DMA Test System Block Diagram
Ity diagrama sakana ity dia mampiseho ny atiny amin'ny rafitra fitsapana DMA. Ny rafitra fitsapana DMA dia aseho ho toy ny sakana monolithic amin'ny sary 1 amin'ny pejy 7.

Ny rafitra fitsapana DMA dia ahitana ireto modules anatiny manaraka ireto:

Far Reach Bridge/Pipeline Bridge: Tetezana fantsom-pamokarana misy latency azo amboarina ao anatin'izany mba hifehezana ny topolojia sy hanatsarana ny famolavolana Fmax.

DMA AFU Device Feature Header (DFH): Ity dia DFH ho an'ny DMA AFU. Ity DFH ity dia manondro ny DFH manaraka eo amin'ny offset 0x100 (DMA BBB DFH).
Null DFH: Ity singa ity dia mamarana ny lisitry ny DFH mifandray. Raha manampy DMA BBB bebe kokoa amin'ny famolavolana ianao, dia ataovy izay hahazoana antoka fa ny adiresy fototra DFH tsy misy dikany dia hita any amin'ny faran'ny lisitry ny DFH mifandray.
MA Basic Building Block (BBB): Ity sakana ity dia mamindra angona eo amin'ny mpampiantrano sy ny fahatsiarovana FPGA eo an-toerana. Izy io koa dia miditra amin'ny fitadidiana mpampiantrano mba hidirana amin'ny rojo descriptor.

DMA BBB

Ny subsystem DMA BBB dia mamindra angona avy amin'ny loharano mankany amin'ny adiresin'ny toerana alehany amin'ny alàlan'ny fifanakalozana Avalon-MM. Ny mpamily DMA dia mifehy ny DMA BBB amin'ny alàlan'ny fidirana amin'ny rejisitra fanaraha-maso sy ny satan'ireo singa isan-karazany ao anatin'ny rafitra. Ny mpamily DMA ihany koa dia mifehy ny DMA BBB amin'ny alàlan'ny fampiasana fahatsiarovana iombonana mba hifandraisana amin'ny mpamaritra famindrana. Ny DMA BBB dia miditra amin'ny angona ao amin'ny fitadidiana FPGA amin'ny offset 0x0. Ny DMA BBB dia miditra amin'ny angon-drakitra sy famaritana ao amin'ny fitadidiana mpampiantrano amin'ny offset 0x1_0000_0000_0000.

DMA BBB Platform Designer Block Diagram
Ity diagrama sakana ity dia tsy ahitana ireo cores IP Pipeline Bridge anatiny.

DMA Accelerator Functional Unit Torolàlana: Intel FPGA Programmable Acceleration Card D5005

DMA AFU Description

Ireo singa ao amin'ny DMA BBB Platform Designer dia manatanteraka ireto asa manaraka ireto:

Far Reach Bridge/Pipeline Bridge: Tetezana fantsom-pitrandrahana miaraka amin'ny latency azo ampifanarahana mba hifehezana ny topolojia sy hanatsarana ny famolavolana Fmax.
MA BBB DFH: Ity dia lohatenin'ny fitaovana ho an'ny DMA BBB. Ity DFH ity dia manondro ny DFH manaraka eo amin'ny offset 0x100 (Null DFH).
Descriptor Frontend: Tompon'andraikitra amin'ny fakana ny famaritana sy ny famindrana azy ireo any amin'ny Dispatcher. Rehefa vita ny fifindrana DMA dia mahazo firafitry ny sata avy amin'ny Dispatcher ny frontend ary manoratra ny mpamoritra ao amin'ny fitadidiana mpampiantrano.

Mpitondra entana: Ity sakana ity dia mandamina ny fangatahana famindrana DMA amin'ny Master Read and Write.
Vakio ny Mpitarika: Ity sakana ity dia tompon'andraikitra amin'ny famakiana angon-drakitra avy amin'ny fahatsiarovana FPGA mpampiantrano na eo an-toerana ary mandefa izany ho angon-drakitra mivantana mankany amin'ny Write Master.
Mpanoratra mpanoratra: Ity sakana ity dia tompon'andraikitra amin'ny fandraisana angon-drakitra mivantana avy amin'ny Read Master sy ny fanoratana ny atiny ho fampiantranoana na fahatsiarovana FPGA eo an-toerana.

Soraty ny sarintany sy ny adiresiny

Ny DMA AFU dia manohana fahatsiarovana roa views: Ny DMA view ary ny mpampiantrano view. Ny DMA view manohana toerana adiresy 49-bit. Ny sanda ambany indrindra amin'ny DMA view sarintany mankany amin'ny fitadidiana FPGA eo an-toerana. Ny tapany ambony amin'ny DMA view sarintany hampiantrano fahatsiarovana. Ny mpampiantrano view dia ahitana ny rejisitra rehetra azo idirana amin'ny alalan'ny fidirana MMIO toy ny latabatra DFH, ary ny rejisitra fanaraha-maso/statut amin'ireo kojakoja IP isan-karazany ampiasaina ao anatin'ny DMA AFU. Ny MMIO misoratra ao amin'ny DMA BBB sy AFU dia manohana ny fidirana 32- sy 64-bit. Ny DMA AFU dia tsy manohana ny fidirana MMIO 512-bit. Ny fidirana amin'ny rejisitra Dispatcher ao anatin'ny DMA BBB dia tsy maintsy 32 bits (Descriptor frontend dia mametraka rejisitra 64-bit).

Sarintany fisoratana anarana DMA AFU

Ny sari-tanin'ny DMA AFU dia manome ny adiresin'ny toerana rehetra ao anatin'ilay vondrona. Ireo rejistra ireo dia ao amin'ny mpampiantrano view satria ny mpampiantrano ihany no afaka miditra amin'izy ireo.

Sarintany fitadidiana DMA AFU

Byte Adiresy Offsets	Anarana	Span in Bytes	Description
0x0	DMA AFU DFH	0x40	Lohatenin'ny fitaovana ho an'ny DMA AFU. Ny ID_L dia apetraka amin'ny 0x9081f88b8f655caa ary ID_H dia apetraka amin'ny 0x331db30c988541ea. Ny DMA AFU DFH dia nofaritana mba hanondroana ny offset 0x100 hahitana ny DFH manaraka (DMA BBB DFH). Tsy tokony hanova ny adiresin'ny DMA AFU DFH ianao satria tsy maintsy hita ao amin'ny adiresin'ny 0x0 araka ny famaritana ny CCIP.
0x100	DMA BBB	0x100	Manondro ny fanaraha-maso DMA BBB sy ny fifandraisana amin'ny fisoratana anarana. Azonao atao ny mijery ny sarintany fisoratana anarana DMA BBB raha mila fanazavana fanampiny. Ao anatin'ny DMA BBB amin'ny offset 0 ny DMA BBB dia ahitana ny DFH azy manokana. Ity DFH ity dia napetraka hitady ny DFH manaraka amin'ny offset 0x100 (NULL DFH). Raha manampy BBB DMA bebe kokoa ianao, dia asio elanelany 0x100 ary ataovy azo antoka fa manaraka ny DMA farany amin'ny 0x100 ny NULL DFH.
0x200	NULL DFH	0x40	Mamarana ny lisitry ny DFH. Ny ID_L dia apetraka amin'ny 0x90fe6aab12a0132f ary ID_H dia apetraka amin'ny 0xda1182b1b3444e23. Ny NULL DFH dia nofaritana ho DFH farany amin'ny fitaovana. Noho izany antony izany dia hita ao amin'ny adiresy 0x200 ny NULL DFH. Raha manampy DMA BBB fanampiny amin'ny rafitra ianao dia mila mampitombo ny adiresy fototra NULL DFH mifanaraka amin'izany mba hijanonana amin'ny adiresy ambony indrindra. Ny mpamily DMA sy ny fampiharana fitsapana dia tsy mampiasa ity fitaovana ity.

Soraty ny sarintany sy ny adiresiny

Sarintany fitadidiana DMA BBB
Ireto adiresin'ny byte manaraka ireto dia fanonerana mifanandrify avy amin'ny adiresy fototra DMA BBB ao amin'ny rafitra DMA AFU (0x100).

Byte Adiresy Offsets	Anarana	Span in Bytes	Description
0x0	DMA BBB DFH	0x40	Lohatenin'ny fitaovana ho an'ny DMA AFU. Ny ID_L dia apetraka amin'ny 0xa9149a35bace01ea ary ID_H dia apetraka amin'ny 0xef82def7f6ec40fc . Ny DMA BBB DFH dia nofaritana mba hanondro ny 0x100 ho an'ny offset DFH manaraka. Ity offset manaraka ity dia mety ho DMA BBB hafa, DFH hafa (tsy tafiditra amin'ity famolavolana ity), na ny NULL DFH.
0x40	Dispatcher	0x40	Seranana fanaraha-maso ho an'ny mpandefa. Ny mpamily DMA dia mampiasa io toerana io mba hifehezana ny DMA na hanontaniana ny satany.
0x80	Descriptor Frontend	0x40	Ny endrik'ilay mpamaritra dia singa mahazatra izay mamaky ny famaritana avy amin'ny fitadidian'ny mpampiantrano ary manodina ny mpamoritra rehefa vita ny famindrana DMA. Ny mpamily dia mampianatra ny frontend izay misy ny descriptor voalohany mipetraka ao amin'ny fitadidian'ny mpampiantrano ary avy eo ny hardware frontend dia mifandray amin'ny mpamily indrindra indrindra na dia voatahiry ao amin'ny fitadidian'ny mpampiantrano aza ny famaritana.

DMA AFU Adiresy Space

Ny mpampiantrano dia afaka miditra amin'ny rejisitra voatanisa ao amin'ny tabilao 4 amin'ny pejy 12 sy ny tabilao 5 amin'ny pejy 13. Ny subsystem DMA BBB dia afaka miditra amin'ny habaka adiresy 49-bit feno. Ny tapany ambany amin'ity habaka adiresy ity dia ahitana ny fahatsiarovana FPGA eo an-toerana. Ny tapany ambony amin'ity habaka adiresy ity dia ahitana ny fahatsiarovana adiresy mpampiantrano 48-bit. Ity sary manaraka ity dia mampiseho ny mpampiantrano sy ny DMA views fahatsiarovana.

Ny DMA AFU sy ny mpampiantrano Views ny Memory

Lohatenin'ny fitaovana mifandray-List

Ny DMA AFU design exampMisy lohatenin'ny fitaovana telo (DFH) izay mamorona lisitra mifandray. Ity lisitra mifandray ity dia mamela ny sample fampiharana hamantarana ny DMA AFU ary koa ny mpamily hamantarana ny DMA BBB. Ny lisitry ny DFH dia misy DFH NULL amin'ny farany. Ny fampidirana ny null DFH eo amin'ny faran'ny lisitra mifandray dia ahafahanao manampy DMA BBB bebe kokoa amin'ny famolavolanao. Ilainao fotsiny ny mamindra ny NULL DFH amin'ny adiresy aorian'ireo BBB hafa. Ny DMA BBB tsirairay dia manantena ny DFH manaraka ho hita 0x100 bytes avy amin'ny adiresin'ny BBB. Ity sary manaraka ity dia mampiseho ny lisitry ny rohy ho an'ny DMA AFU design example.

Soraty ny sarintany sy ny adiresiny

DMA AFU Device Feature Header (DFH) Chaining

Modely Programming Software

Ny DMA AFU dia misy mpamily rindrambaiko azonao ampiasaina amin'ny fampiharana mpampiantrano anao manokana. Ny fpga_dma.cpp sy fpga_dma.h files hita amin'ity toerana manaraka ity dia ampiharo ny mpamily rindrambaiko:$OPAE_PLATFORM_ROOT/hw/samples/dma_afu/sw Ity mpamily ity dia manohana ireto fiasa manaraka ireto:

API	Description
fpgaCountDMACchannels	Andramo ny rojo misy endri-javatra ho an'ny DMA BBB ary isao ny fantsona rehetra misy.
fpgaDMAOpen	Manokatra tantana mankany amin'ny fantsona DMA.
fpgaDMAClose	Manakatona tantana amin'ny fantsona DMA.
fpgaDMATransferInit	Manomboha zavatra iray maneho ny famindrana DMA.
fpgaDMATransferReset	Mamerina ny zavatra toetran'ny famindrana DMA amin'ny sanda mahazatra.
fpgaDMATransferDestroy	Manimba ny toetran'ny famindrana DMA.
fpgaDMATransferSetSrc	Mametraka ny adiresy loharanon'ny famindrana. Ity adiresy ity dia tokony ho 64 byte mifanaraka.
fpgaDMATransferSetDst	Mametraka ny adiresin'ny fifindrana. Ity adiresy ity dia tokony ho 64 byte mifanaraka.
fpgaDMATransferSetLen	Mametraka ny halavan'ny famindrana amin'ny bytes. Ho an'ny famindrana tsy fonosana dia tsy maintsy mametraka ny halavan'ny famindrana ho 64 bytes maromaro ianao. Ho an'ny famindrana fonosana dia tsy fepetra izany.
fpgaDMATransferSetTransferType	Mametraka ny karazana famindrana. Ny soatoavina ara-dalàna dia: • HOST_MM_TO_FPGA_MM = TX (Host to AFU) • FPGA_MM_TO_HOST_MM = RX (AFU ho mpampiantrano)
fpgaDMATransferSetTransferCallback	Manoratra antso miverina ho fampandrenesana momba ny fahavitan'ny fifindrana asynchronous. Raha manondro antso miverina ianao, dia miverina avy hatrany ny fpgaDMATransfer (famindrana asynchronous). Raha tsy mamaritra antso miverina ianao dia miverina ny fpgaDMATransfer rehefa vita ny famindrana (famindrana synchronous/blocking).
fpgaDMATransferSetLast	Manondro ny famindrana farany mba ahafahan'ny DMA manomboka manodina ireo fifindrana efa nalaina. Ny sandan'ny default dia famindrana 64 ao anaty fantsona alohan'ny hanombohan'ny DMA miasa amin'ny famindrana.
fpgaDMATransfer	Manao famindrana DMA.

Raha mila fanazavana fanampiny momba ny API, ny tohan-kevitra fampidirana, ary ny vokatra dia jereo ny lohapejy file misy $OPAE_PLATFORM_ROOT/hw/samples/dma_afu/sw/fpga_dma.hIntel Corporation. Zo rehetra voatokana. Ny Intel, ny logo Intel, ary ny marika Intel hafa dia marika famantarana ny Intel Corporation na ny sampany. Ny Intel dia manome antoka ny fahombiazan'ny vokatra FPGA sy ny semiconductor amin'ny fepetra ankehitriny mifanaraka amin'ny fiantohana manara-penitra an'ny Intel, saingy manana zo hanova ny vokatra sy serivisy amin'ny fotoana rehetra tsy misy filazana. Tsy mandray andraikitra na andraikitra avy amin'ny fampiharana na fampiasana fampahalalana, vokatra, na serivisy voalaza eto ny Intel afa-tsy izay neken'ny Intel an-tsoratra. Manoro hevitra ny mpanjifa Intel mba hahazo ny kinova farany momba ny fanondroana fitaovana alohan'ny hianteherana amin'izay vaovao navoaka sy alohan'ny hametrahana baiko ho an'ny vokatra na serivisy. Ny anarana sy ny marika hafa dia azo lazaina ho fananan'ny hafa.

Modely Programming Software

Raha te hahalala bebe kokoa momba ny modelin'ny fampiasana mpamily rindrambaiko dia jereo ny README file hita ao amin'ny $OPAE_PLATFORM_ROOT/hw/samples/dma_afu/README.md

Mihazakazaka DMA AFU Example

Alohan'ny hanombohanao:

Tokony ho fantatry ny taloha ianaoamples ao amin'ny Intel Acceleration Stack Quick Start Guide ho an'ny Intel FPGA Programmable Acceleration Card D5005.
Tsy maintsy mamaritra fari-piainana manodidina ianao. Ny fari-piainan'ny tontolo iainana dia miankina amin'ny kinova Intel Acceleration Stack ampiasainao:
- Ho an'ny kinova ankehitriny, apetraho amin'ny $OPAE_PLATFORM_ROOT ny fari-piainan'ny tontolo iainana
Tsy maintsy mametraka ny tranomboky Intel Threading Building Blocks (TBB) ianao satria miankina amin'izany ny mpamily DMA.
Tsy maintsy manangana pejy roa 1 GB koa ianao mba hampandehanana ny sample application. $ sudo sh -c "echo 2> /sys/kernel/mm/hugepages/hugepages-1048576kB/ nr_hugepages"

Ataovy ireto dingana manaraka ireto mba hisintonana ny bitstream DMA Accelerator Function (AF), hananganana ny rindranasa sy ny mpamily, ary hampandehanana ny design example:

Ovay ny fampiharana DMA sy ny lahatahiry mpamily: cd $OPAE_PLATFORM_ROOT/hw/samples/dma_afu/sw
Amboary ny mpamily sy ny fampiharana: make

Ampidino ny bitstream DMA AFU: sudo fpgasupdate ../bin/dma_afu_unsigned.gbs
Ataovy ny fampiharana mpampiantrano hanoratana 100 MB amin'ny ampahany 1 MB avy amin'ny fitadidiana mpampiantrano mankany amin'ny fitadidiana fitaovana FPGA ary avereno vakiana: ./ fpga_dma_test -s 104857600 -p 1048576 -r mtom

Fampahafantarana mifandraika
Torolàlana fanombohana haingana Intel Acceleration Stack ho an'ny Intel FPGA Programmable Acceleration Card D5005 Intel Corporation. Zo rehetra voatokana. Ny Intel, ny logo Intel, ary ny marika Intel hafa dia marika famantarana an'ny Intel Corporation na ny sampany. Ny Intel dia manome antoka ny fahombiazan'ny vokatra FPGA sy ny semiconductor amin'ny fepetra ankehitriny mifanaraka amin'ny fiantohana manara-penitra an'ny Intel, saingy manana zo hanova ny vokatra sy serivisy amin'ny fotoana rehetra tsy misy filazana. Tsy mandray andraikitra na andraikitra avy amin'ny fampiharana na fampiasana fampahalalana, vokatra na serivisy voalaza eto ny Intel afa-tsy izay neken'ny Intel an-tsoratra. Manoro hevitra ny mpanjifa Intel mba hahazo ny kinova farany momba ny fanondroana fitaovana alohan'ny hianteherana amin'ny fampahalalana navoaka sy alohan'ny hametrahana baiko ho an'ny vokatra na serivisy. * Ny anarana sy ny marika hafa dia azo lazaina ho fananan'ny hafa.

Ny fanangonana ny DMA AFU Example

Mba hamoronana tontolo fananganana synthesis hanangonana AF dia ampiasao ny baiko afu_synth_setup toy izao manaraka izao:

Ovao ho DMA AFU sampny lahatahiry: $OPAE_PLATFORM_ROOT/hw/samples/dma_afu
Mamorona lahatahiry fananganana famolavolana: afu_synth_setup –source hw/rtl/filelist.txt build_synth

Avy amin'ny lahatahiry fananganana synthesis novokarin'ny afu_synth_setup, ampidiro ireto baiko manaraka ireto avy amin'ny varavarankely terminal mba hamoronana AF ho an'ny sehatra hardware kendrena: cd build_synth run.sh Ny script generation run.sh AF dia mamorona ny sary AF miaraka amin'ny fototra mitovy. fileanarana ho toy ny firafitry ny sehatra AFU file (.json) misy tovana .gbs eo amin'ny toerana:$OPAE_PLATFORM_ROOT/hw/samples/build_synth/dma_afu_s10.gbs Intel Corporation. Zo rehetra voatokana. Ny Intel, ny logo Intel, ary ny marika Intel hafa dia marika famantarana an'ny Intel Corporation na ny sampany. Ny Intel dia manome antoka ny fahombiazan'ny vokatra FPGA sy ny semiconductor amin'ny fepetra ankehitriny mifanaraka amin'ny fiantohana manara-penitra an'ny Intel, saingy manana zo hanova ny vokatra sy serivisy amin'ny fotoana rehetra tsy misy filazana. Tsy mandray andraikitra na andraikitra avy amin'ny fampiharana na fampiasana fampahalalana, vokatra na serivisy voalaza eto ny Intel afa-tsy izay neken'ny Intel an-tsoratra. Manoro hevitra ny mpanjifa Intel mba hahazo ny kinova farany momba ny fanondroana fitaovana alohan'ny hianteherana amin'ny fampahalalana navoaka sy alohan'ny hametrahana baiko ho an'ny vokatra na serivisy. * Ny anarana sy ny marika hafa dia azo lazaina ho fananan'ny hafa.

Famaritana ny AFU Example

Manoro hevitra ny Intel mba hanondroanao ny Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE) Torolàlana fanombohana haingana ho an'ny Intel FPGA PAC anao mba ho zatra manao simulation ex mitovyamples sy ny setup ny tontolo iainanao. Alohan'ny handehananao amin'ireto dingana manaraka ireto dia hamarino fa ny fari-piainan'ny tontolo OPAE_PLATFORM_ROOT dia napetraka amin'ny lahatahiry fametrahana OPAE SDK. Fenoy ireto dingana manaraka ireto mba hametrahana ny simulator fitaovana ho an'ny DMA AFU:

Ovao ho DMA AFU sampny lahatahiry: cd $OPAE_PLATFORM_ROOT/hw/samples/dma_afu

Mamorona tontolo ASE ao anaty lahatahiry vaovao ary amboary izany ho an'ny simulation AFU: afu_sim_setup –source hw/rtl/filelist.txt build_ase_dir
Hanova ny lahatahiry fananganana ASE: cd build_ase_dir
Amboary ny mpamily sy ny fampiharana: make

Manao simulation: manao sim

SampNy vokatra avy amin'ny simulator hardware:

[SIM] ** FANAMARIHANA : MIALOHA ny fampandehanana ny rindranasa rindrambaiko ** [SIM] Apetraho env(ASE_WORKDIR) ao amin'ny terminal izay handehanan'ny fampiharana (kopia-sy-mametaka) => [SIM] $SHELL | Run:[SIM] ———+————————————————— [SIM] bash/zsh | manondrana ASE_WORKDIR=$OPAE_PLATFORM_ROOT/hw/samples/dma_afu/ase_mkdir/work [SIM] tcsh/csh | setenv ASE_WORKDIR $OPAE_PLATFORM_ROOT/hw/samples/dma_afu/ase_mkdir/work [SIM] Ho an'ny $SHELL hafa, jereo ny mpandrindra Linux [SIM] [SIM] Vonona ho an'ny simulation… [SIM] Tsindrio CTRL-C hanakatona simulator…

Fenoy ireto dingana manaraka ireto mba hanangonana sy hanatanterahana ny rindrambaiko DMA AFU ao amin'ny tontolo simulation:

Sokafy varavarankely terminal vaovao.
Hanova ny lahatahiry ho: cd $OPAE_PLATFORM_ROOT/hw/samples/dma_afu/sw

Famaritana ny AFU Example

Adikao ny tady fananganana tontolo iainana (misafidiana tady mifanaraka amin'ny akorandriakao) avy amin'ny dingana etsy ambony amin'ny simulation hardware mankany amin'ny varavarankely terminal. Jereo ireto andalana manaraka ireto ao amin'ny sample vokatra avy amin'ny simulator hardware. [SIM] bash/zsh | manondrana ASE_WORKDIR=$OPAE_PLATFORM_ROOT/hw/samples/dma_afu/build_ase_dir/work [SIM] tcsh/csh | setenv ASE_WORKDIR $OPAE_PLATFORM_ROOT/hw/samples/dma_afu/build_ase_dir/work
Angony ny rindrambaiko: $ make USE_ASE=1

Fenoy ny fampiharana mpampiantrano hanoratana 4 KB amin'ny ampahany 1 KB avy amin'ny fitadidian'ny mpampiantrano miverina mankany amin'ny fitadidiana fitaovana FPGA amin'ny fomba loopback: ./ fpga_dma_test -s 4096 -p 1024 -r mtom

Fampahafantarana mifandraika
Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE) Torolàlana ho an'ny mpampiasa

Optimization ho fanatsarana ny DMA Performance

Ny fampiharana ny NUMA (fidirana fahatsiarovana tsy mitovy) amin'ny fpga_dma_test.cpp dia ahafahan'ny processeur miditra haingana kokoa ny fitadidiany ao an-toerana noho ny miditra amin'ny fitadidiana tsy eo an-toerana (fahatsiarovana eo an-toerana mankany amin'ny processeur hafa). Aseho ao amin'ny kisary etsy ambany ny fandrindrana NUMA mahazatra. Ny fidirana eo an-toerana dia maneho ny fidirana avy amin'ny fototra iray mankany amin'ny fitadidiana eo an-toerana mankany amin'ny fototra mitovy. Ny fidirana lavitr'ezaka dia mampiseho ny lalana nodiavina rehefa miditra amin'ny fitadidiana ny fototra ao amin'ny Node 0 izay mipetraka ao amin'ny fahatsiarovana eo an-toerana mankany amin'ny Node 1.

Configuration NUMA mahazatra

Ampiasao ity kaody manaraka ity mba hampiharana ny fanatsarana ny NUMA amin'ny fampiharana fitsapana anao:

// Mametraha fifandraisana mety raha angatahina raha (cpu_affinity || memory_affinity) {unsigned dom = 0, bus = 0, dev = 0, func = 0; fpga_properties props;int retval; #if(FPGA_DMA_DEBUG)char str[4096]; #endifres = fpgaGetProperties(afc_token, &props); ON_ERR_GOTO(res, out_destroy_tok, “fpgaGetProperties”); res = fpgaPropertiesGetBus(props, (uint8_t *) & bus);ON_ERR_GOTO(res, out_destroy_tok, “fpgaPropertiesGetBus”); res = fpgaPropertiesGetDevice(props, (uint8_t *) & dev);ON_ERR_GOTO(res, out_destroy_tok, “fpgaPropertiesGetDevice”) res = fpgaPropertiesGetFunction(props, (uint8_t *) & func);ON_ERR_FOTO(ygaproperties”); // Tadiavo ny fitaovana avy amin'ny topology hwloc_topology_t topology; hwloc_topology_init(&topology); hwloc_topology_set_flags(topology, HWLOC_TOPOLOGY_FLAG_IO_DEVICES);Intel Corporation. Zo rehetra voatokana. Ny Intel, ny logo Intel, ary ny marika Intel hafa dia marika famantarana ny Intel Corporation na ny sampany. Ny Intel dia manome antoka ny fahombiazan'ny vokatra FPGA sy ny semiconductor amin'ny fepetra ankehitriny mifanaraka amin'ny fiantohana manara-penitra an'ny Intel, saingy manana zo hanova ny vokatra sy serivisy amin'ny fotoana rehetra tsy misy filazana. Tsy mandray andraikitra na andraikitra avy amin'ny fampiharana na fampiasana fampahalalana, vokatra na serivisy voalaza eto ny Intel afa-tsy izay neken'ny Intel an-tsoratra. Manoro hevitra ny mpanjifa Intel mba hahazo ny kinova farany momba ny fanondroana fitaovana alohan'ny hianteherana amin'ny fampahalalana navoaka sy alohan'ny hametrahana baiko ho an'ny vokatra na serivisy. * Ny anarana sy ny marika hafa dia azo lazaina ho fananan'ny hafa.

Optimization ho fanatsarana ny DMA Performance

hwloc_topology_load(topology); hwloc_obj_t obj = hwloc_get_pcidev_by_busid(topology, dom, bus, dev, func); hwloc_obj_t obj2 = hwloc_get_non_io_ancestor_obj(topology, obj); #if (FPGA_DMA_DEBUG) hwloc_obj_type_snprintf(str, 4096, obj2, 1); printf(“%s\n”, str);hwloc_obj_attr_snprintf(str, 4096, obj2, ” :: “, 1);printf(“%s\n”, str); hwloc_bitmap_taskset_snprintf(str, 4096, obj2->cpuset); printf("CPUSET dia %s\n", str); hwloc_bitmap_taskset_snprintf(str, 4096, obj2->nodeset); printf(“NODESET dia %s\n”, str);#endif if (memory_affinity) { #if HWLOC_API_VERSION > 0x00020000 retval = hwloc_set_membind(topology, obj2->nodeset,HWLOC_MEMBIND_THRED_MIDDLE_MEMBIND_THREME, HWLOC_MEMBIND_THREME, HWLOC_MEMBIND_THREME, HWLOC_MEMBIND_THREME, HWLOC_MEMBIND_THREAD_MEMBIND | #else retval =hwloc_set_membind_nodeset(topology, obj2->nodeset, HWLOC_MEMBIND_THREAD,HWLOC_MEMBIND_MIGRATE); #endifON_ERR_GOTO(retval, out_destroy_tok, “hwloc_set_membind”); } raha (cpu_affinity) { retval = hwloc_set_cpubind(topology, obj2->cpuset, HWLOC_CPUBIND_STRICT); ON_ERR_GOTO(retval, out_destroy_tok, “hwloc_set_cpubind”); } }

DMA Accelerator Functional Unit Guide Archives

Intel Acceleration Stack Version	Torolàlana ho an'ny mpampiasa (PDF)
2.0	DMA Accelerator Functional Unit (AFU) Torolàlana momba ny mpampiasa

Tantara fanavaozana antontan-taratasy ho an'ny DMA Accelerator Functional Unit Torolàlana

Document Version

Intel Acceleration Stack Version

FIOVANA

2020.08.03

2.0.1 (tohanan'ny Intel

Quartus® Prime Pro Edition Edition 19.2)

Nahitsy ny sary AF file anarana ao amin'ny fizarana Ny fanangonana ny DMA AFU Example.

2020.04.17

2.0.1 (tohanan'ny Intel

Quartus Prime Pro Edition 19.2)

Nahitsy fanambarana in Kendrena mpanatrika faritra.

2020.02.20

2.0.1 (tohanan'ny Intel

Quartus Prime Pro Edition 19.2)

Fixed typo.

2019.11.04

2.0.1 (tohanan'ny Intel

Quartus Prime Pro Edition 19.2)

• Nosoloana fpgasupdate ny fpgaconf rehefa nanamboatra ny FPGA tamin'ny AFU prebuild ao amin'ny fizarana Mandeha ny DMA AFU Example.

• Nampiana dikanteny Intel FPGA Programmable Acceleration Card D5005 mankany amin'ny lohatenin'ny antontan-taratasy.

• Niampy fari-piainana $OPAE_PLATFORM_ROOT.

• Fizarana novaina Modely Programming Software ho an'ny fanovana kely.

• Nampiana fizarana vaovao Ny fanangonana ny DMA AFU Example.

• Fizarana novaina Optimization ho fanatsarana ny DMA Performance ho an'ny fanovana kely.

2019.08.05

2.0 (tohanan'ny Intel

Quartus Prime Pro Edition 18.1.2)

Famoahana voalohany.

Intel Corporation. Zo rehetra voatokana. Ny Intel, ny logo Intel, ary ny marika Intel hafa dia marika famantarana an'ny Intel Corporation na ny sampany. Ny Intel dia manome antoka ny fahombiazan'ny vokatra FPGA sy ny semiconductor amin'ny fepetra ankehitriny mifanaraka amin'ny fiantohana manara-penitra an'ny Intel, saingy manana zo hanova ny vokatra sy serivisy amin'ny fotoana rehetra tsy misy filazana. Tsy mandray andraikitra na andraikitra avy amin'ny fampiharana na fampiasana fampahalalana, vokatra na serivisy voalaza eto ny Intel afa-tsy izay neken'ny Intel an-tsoratra. Manoro hevitra ny mpanjifa Intel mba hahazo ny kinova farany momba ny fanondroana fitaovana alohan'ny hianteherana amin'ny fampahalalana navoaka sy alohan'ny hametrahana baiko ho an'ny vokatra na serivisy.

Ny anarana sy ny marika hafa dia azo lazaina ho fananan'ny hafa.

Documents / Loharano

Intel FPGA Programmable Acceleration Card D5005 [pdf] Torolàlana ho an'ny mpampiasa
FPGA Programmable Acceleration Card, D5005, FPGA Programmable Acceleration Card D5005, DMA Accelerator Functional Unit

References

User Manual

Intel FPGA Programmable Acceleration Card D5005

Momba ity Document ity

DMA AFU Description

Soraty ny sarintany sy ny adiresiny

Sarintany fisoratana anarana DMA AFU

Soraty ny sarintany sy ny adiresiny

Modely Programming Software

Mihazakazaka DMA AFU Example

Ny fanangonana ny DMA AFU Example

Famaritana ny AFU Example

Optimization ho fanatsarana ny DMA Performance

DMA Accelerator Functional Unit Guide Archives

Tantara fanavaozana antontan-taratasy ho an'ny DMA Accelerator Functional Unit Torolàlana

Documents / Loharano

References

Mametraha hevitra

Foana ny valiny