Intel FPGA ծրագրավորվող արագացման քարտ D5005 Օգտագործողի ուղեցույց

Այս փաստաթուղթը նկարագրում է ուղղակի հիշողության հասանելիության (DMA) արագացուցիչի ֆունկցիոնալ միավորի (AFU) իրականացումը և ինչպես կառուցել դիզայնը սարքաշարի վրա կամ սիմուլյացիայի վրա աշխատելու համար:

Նախատեսված հանդիսատես

Նախատեսված լսարանը ներառում է ապարատային կամ ծրագրային ապահովման մշակողներ, որոնք պահանջում են արագացուցիչի ֆունկցիա (AF)՝ Intel FPGA սարքին միացված հիշողության մեջ տեղական բուֆերային տվյալները:

Կոնվենցիաներ

Փաստաթղթային կոնվենցիաներ

Կոնվենցիա	Նկարագրություն
#	Նախորդում է հրամանը, որը ցույց է տալիս, որ հրամանը պետք է մուտքագրվի որպես արմատ:
$	Ցույց է տալիս, որ հրամանը պետք է մուտքագրվի որպես օգտվող:
Այս տառատեսակը	Fileանունները, հրամանները և հիմնաբառերը տպագրվում են այս տառատեսակով: Այս տառատեսակով տպագրվում են երկար հրամանների տողեր: Չնայած երկար հրամանների տողերը կարող են փաթաթվել հաջորդ տողին, վերադարձը հրամանի մաս չէ. մի սեղմեք enter.
	Նշում է, որ տեղապահի տեքստը, որը հայտնվում է անկյունային փակագծերի միջև, պետք է փոխարինվի համապատասխան արժեքով: Մի մուտքագրեք անկյունային փակագծերը:

հապավումներ

հապավումներ	Ընդարձակում	Նկարագրություն
AF	Արագացուցիչի գործառույթը	Կազմված Hardware Accelerator-ի պատկեր՝ ներդրված FPGA տրամաբանությամբ, որն արագացնում է հավելվածը:
AFU	Արագացուցիչի ֆունկցիոնալ միավոր	Սարքավորումների արագացուցիչ՝ ներդրված FPGA տրամաբանության մեջ, որը բեռնաթափում է հաշվողական գործողությունը հավելվածի համար պրոցեսորից՝ արդյունավետությունը բարելավելու համար:
API	Հավելվածի ծրագրավորման ինտերֆեյս	Ծրագրային հավելվածներ կառուցելու համար ենթածրագրային սահմանումների, արձանագրությունների և գործիքների մի շարք:
CCI-P	Հիմնական քեշի միջերես	CCI-P-ը ստանդարտ ինտերֆեյս է, որն օգտագործում են AFU-ները հյուրընկալողի հետ հաղորդակցվելու համար:
DFH	Սարքի առանձնահատկությունների վերնագիր	Ստեղծում է առանձնահատկությունների վերնագրերի կապակցված ցանկ՝ հնարավորություններ ավելացնելու ընդարձակելի եղանակ ապահովելու համար:
*շարունակել…*

Intel կորպորացիա. Բոլոր իրավունքները պաշտպանված են. Intel-ը, Intel-ի պատկերանշանը և Intel այլ նշանները Intel Corporation-ի կամ նրա դուստր ձեռնարկությունների ապրանքանիշերն են: Intel-ը երաշխավորում է իր FPGA-ի և կիսահաղորդչային արտադրանքների կատարումը ընթացիկ բնութագրերի համաձայն՝ համաձայն Intel-ի ստանդարտ երաշխիքի, սակայն իրեն իրավունք է վերապահում փոփոխություններ կատարել ցանկացած ապրանքի և ծառայությունների մեջ ցանկացած պահի առանց նախազգուշացման: Intel-ը չի ստանձնում ոչ մի պատասխանատվություն կամ պատասխանատվություն, որը բխում է սույն հոդվածում նկարագրված որևէ տեղեկատվության, արտադրանքի կամ ծառայության կիրառումից կամ օգտագործումից, բացառությամբ այն դեպքերի, որոնց մասին հստակ գրավոր համաձայնեցված է Intel-ի կողմից: Intel-ի հաճախորդներին խորհուրդ է տրվում ձեռք բերել սարքի տեխնիկական բնութագրերի վերջին տարբերակը՝ նախքան որևէ հրապարակված տեղեկատվության վրա հիմնվելը և ապրանքների կամ ծառայությունների պատվերներ կատարելը: *Այլ անուններ և ապրանքանիշեր կարող են պահանջվել որպես ուրիշների սեփականություն:

հապավումներ	Ընդարձակում	Նկարագրություն
FIM	FPGA ինտերֆեյսի կառավարիչ	FPGA սարքավորում, որը պարունակում է FPGA ինտերֆեյսի միավոր (FIU) և արտաքին ինտերֆեյսներ հիշողության, ցանցի և այլնի համար: Արագացուցիչի ֆունկցիան (AF) գործարկման ժամանակ միանում է FIM-ի հետ:
ՖՀՀ	FPGA ինտերֆեյսի միավոր	FIU-ն հարթակի միջերեսային շերտ է, որը կամուրջ է գործում պլատֆորմի միջերեսների միջև, ինչպիսիք են PCIe*, UPI և AFU-ի կողմի միջերեսները, ինչպիսիք են CCI-P-ն:
MPF	Memory Properties Factory	MPF-ն հիմնական շինարարական բլոկ է (BBB), որը AFU-ները կարող են օգտագործել՝ ապահովելու CCI-P տրաֆիկի ձևավորման գործողություններ ՖՀՄ-ի հետ գործարքների համար:

Արագացման բառարան

Acceleration Stack Intel® Xeon® CPU-ի համար FPGA-ների բառարանով

Ժամկետ	Հապավում	Նկարագրություն
Intel® Acceleration Stack Intel Xeon® պրոցեսորի համար FPGA-ներով	Արագացման կույտ	Ծրագրային ապահովման, որոնվածի և գործիքների հավաքածու, որն ապահովում է կատարողականի օպտիմալացված կապ Intel FPGA-ի և Intel Xeon պրոցեսորի միջև:
Intel FPGA ծրագրավորվող արագացման քարտ	Intel FPGA PAC	PCIe FPGA արագացուցիչ քարտ: Պարունակում է FPGA ինտերֆեյսի կառավարիչ (FIM), որը զուգակցվում է Intel Xeon պրոցեսորի հետ PCIe ավտոբուսի միջոցով:

DMA արագացուցիչի ֆունկցիոնալ միավորի Օգտագործողի ուղեցույց՝ Intel FPGA ծրագրավորվող արագացման քարտ D5005

DMA AFU Նկարագրություն

Ներածություն

Ուղղակի հիշողության հասանելիության (DMA) AFU նախկինample-ն ցույց է տալիս, թե ինչպես կառավարել հիշողության փոխանցումները հյուրընկալող պրոցեսորի և FPGA-ի միջև: Դուք կարող եք ինտեգրել DMA AFU-ն ձեր դիզայնի մեջ, որպեսզի տվյալները տեղափոխեք հյուրընկալող հիշողության և FPGA տեղական հիշողության միջև: DMA AFU-ն ներառում է հետևյալ ենթամոդուլները.

Memory Properties Factory (MPF) Basic Building Block (BBB)

Հիմնական քեշի միջերես (CCI-P) Avalon® հիշողության քարտեզագրված (Avalon-MM) ադապտերին
DMA թեստային համակարգ, որը պարունակում է DMA BBB

Այս ենթամոդուլները ավելի մանրամասն նկարագրված են ստորև DMA AFU Hardware Components թեմայում:

Առնչվող տեղեկատվություն

DMA AFU ապարատային բաղադրիչները 6-րդ էջում
Avalon ինտերֆեյսի բնութագրերը

Avalon-MM արձանագրության մասին լրացուցիչ տեղեկությունների համար՝ ներառյալ կարդալու և գրելու գործարքների ժամանակային դիագրամները:

DMA AFU Ծրագրային փաթեթ

Intel Acceleration Stack-ը Intel Xeon պրոցեսորի համար FPGA փաթեթով file (*.tar.gz), ներառում է DMA AFU նախկինampլե. Այս նախկինample-ն տրամադրում է օգտագործողի տարածքի վարորդ: Հյուրընկալող հավելվածն օգտագործում է այս դրայվերն այնպես, որ DMA-ն տվյալները տեղափոխում է հոսթի և FPGA հիշողության միջև: Սարքավորումների երկուականները, աղբյուրները և օգտագործողի տարածքի դրայվերը հասանելի են հետևյալ գրացուցակում՝ $OPAE_PLATFORM_ROOT/hw/samples/dma_afu . Նախքան DMA AFU-ի հետ փորձարկումները, դուք պետք է տեղադրեք Open Programmable Acceleration Engine (OPAE) ծրագրային փաթեթը: Տեղադրման հրահանգների համար տե՛ս Intel Acceleration Stack Quick Start Guide-ում OPAE ծրագրային փաթեթի տեղադրումը Intel FPGA ծրագրավորվող արագացման քարտի D5005-ի համար: Այս Արագ մեկնարկի ուղեցույցը ներառում է նաև հիմնական տեղեկատվություն Open Programmable Acceleration Engine (OPAE) և AFU-ի կազմաձևման մասին: Open Programmable Acceleration Engine (OPAE) ծրագրային փաթեթը տեղադրելուց հետո, ինչպեսample host հավելվածը և DMA AFU օգտվողի տարածքի դրայվերը հասանելի են հետևյալ գրացուցակում՝ $OPAE_PLATFORM_ROOT/hw/samples/dma_afu/sw. Աշխատելու համար սample host հավելվածը, fpga_dma_test ձեր Intel FPGA PAC D5005 սարքաշարի վրա, տես DMA AFU Ex-ի գործարկում բաժնի քայլերըampլե. Intel կորպորացիա. Բոլոր իրավունքները պաշտպանված են: Intel-ը, Intel-ի պատկերանշանը և Intel այլ նշանները Intel Corporation-ի կամ նրա դուստր ձեռնարկությունների ապրանքանիշերն են: Intel-ը երաշխավորում է իր FPGA-ի և կիսահաղորդչային արտադրանքների կատարումը ընթացիկ բնութագրերի համաձայն՝ համաձայն Intel-ի ստանդարտ երաշխիքի, սակայն իրեն իրավունք է վերապահում փոփոխություններ կատարել ցանկացած ապրանքի և ծառայությունների մեջ ցանկացած պահի առանց նախազգուշացման: Intel-ը չի ստանձնում ոչ մի պատասխանատվություն կամ պատասխանատվություն, որը բխում է սույն հոդվածում նկարագրված որևէ տեղեկատվության, արտադրանքի կամ ծառայության կիրառումից կամ օգտագործումից, բացառությամբ այն դեպքերի, որոնց մասին հստակ գրավոր համաձայնեցված է Intel-ի կողմից: Intel-ի հաճախորդներին խորհուրդ է տրվում ձեռք բերել սարքի տեխնիկական բնութագրերի վերջին տարբերակը՝ նախքան որևէ հրապարակված տեղեկատվության վրա հիմնվելը և ապրանքների կամ ծառայությունների պատվերներ կատարելը: *Այլ անուններ և ապրանքանիշեր կարող են պահանջվել որպես ուրիշների սեփականություն:

Առնչվող տեղեկատվություն

Intel Acceleration Stack Quick Start ուղեցույց Intel FPGA ծրագրավորվող արագացման քարտ D5005-ի համար
OPAE ծրագրային փաթեթի տեղադրում

DMA AFU ապարատային բաղադրիչներ

DMA AFU-ն կապվում է FPGA ինտերֆեյսի միավորի (FIU) և FPGA հիշողության հետ: Տե՛ս FPGA ինտերֆեյսի կառավարչի տվյալների թերթիկը Intel FPGA ծրագրավորվող արագացման քարտի D5005-ի համար՝ FPGA հիշողության մանրամասն բնութագրերի համար: Ներկայումս հասանելի սարքավորումը թելադրում է այս հիշողության կազմաձևումը: Ապագա ապարատը կարող է աջակցել տարբեր հիշողության կոնֆիգուրացիաներ: Դուք կարող եք օգտագործել DMA AFU-ն՝ պատճենելու տվյալները հետևյալ աղբյուրի և նպատակակետի միջև.

Սարքի FPGA հիշողություն հյուրընկալող
Սարքի FPGA հիշողություն հյուրընկալողին

Պլատֆորմ դիզայներ համակարգ, $OPAE_PLATFORM_ROOT/hw/samples/ dma_afu/hw/rtl/TEST_dma/ /dma_test_system.qsys-ն իրականացնում է DMA-ի մեծ մասը

AFU. Պլատֆորմ դիզայներ համակարգում ներդրված DMA AFU-ի մի մասը կարելի է գտնել հետևյալում

գտնվելու վայրը՝ $OPAE_PLATFORM_ROOT/hw/samples/dma_afu/hw/rtl/TEST_dma/ Դուք կարող եք գտնել DMA BBB-ն հետևյալ վայրում.

$OPAE_PLATFORM_ROOT/hw/վamples/dma_afu/hw/rtl/dma_bbb

DMA արագացուցիչի ֆունկցիոնալ միավորի Օգտագործողի ուղեցույց՝ Intel FPGA ծրագրավորվող արագացման քարտ D5005

DMA AFU Hardware Block Diagram

DMA AFU-ն ներառում է հետևյալ ներքին մոդուլները՝ FPGA ինտերֆեյսի միավորի (FIU) հետ ինտերֆեյսի համար.

Հիշողության քարտեզագրված IO (MMIO) ապակոդավորիչ տրամաբանություն. հայտնաբերում է MMIO կարդալու և գրելու գործարքները և առանձնացնում դրանք CCI-P RX 0 ալիքից, որտեղից նրանք ժամանում են: Սա ապահովում է, որ MMIO տրաֆիկը երբեք չի հասնում MPF BBB-ին և սպասարկվում է անկախ MMIO հրամանի ալիքով:
Memory Properties Factory (MPF). Այս մոդուլը երաշխավորում է, որ DMA-ից պատասխանները կարդում են իրենց տրված հերթականությամբ: Avalon-MM արձանագրությունը պահանջում է կարդալ պատասխանները՝ ճիշտ հերթականությամբ վերադառնալու համար:
CCI-P դեպի Avalon-MM ադապտեր. Այս մոդուլը թարգմանվում է CCI-P և Avalon-MM գործարքների միջև՝ հետևյալ կերպ.
CCI-P դեպի Avalon-MMIO ադապտեր. այս ուղին CCI-P MMIO գործարքները թարգմանում է Avalon-MM գործարքների:
Avalon դեպի CCI-P հոսթ ադապտեր. այս ուղիները ստեղծում են առանձին միայն կարդալու և միայն գրելու ուղիներ, որպեսզի DMA-ն կարողանա մուտք գործել հյուրընկալող հիշողություն:
DMA Test System. Այս մոդուլը ծառայում է որպես DMA BBB-ի շուրջը փաթաթված՝ DMA վարպետներին AFU-ի մնացած տրամաբանությանը ծանոթացնելու համար: Այն ապահովում է DMA BBB-ի և CCI-P-ի միջև ինտերֆեյսը Avalon ադապտերին: Այն նաև ապահովում է միջերեսը DMA BBB-ի և տեղական FPGA SDRAM բանկերի միջև:

Առնչվող տեղեկատվություն
FPGA ինտերֆեյսի մենեջերի տվյալների թերթիկ Intel FPGA ծրագրավորվող արագացման քարտի համար D5005

DMA թեստային համակարգ

DMA թեստային համակարգը միացնում է DMA BBB-ն FPGA դիզայնի մնացած մասերին, ներառյալ CCI-P հարմարեցումը և տեղական FPGA հիշողությունը:

DMA թեստային համակարգի բլոկային դիագրամ
Այս բլոկային դիագրամը ցույց է տալիս DMA թեստային համակարգի ներքին կառուցվածքը: DMA թեստային համակարգը ցուցադրված է որպես մոնոլիտ բլոկ 1-րդ էջում Նկար 7-ում:

DMA թեստային համակարգը ներառում է հետևյալ ներքին մոդուլները.

Հեռավոր հասանելիության կամուրջ/խողովակաշարի կամուրջ. խողովակաշարի կամուրջ՝ կարգավորելի հետաձգմամբ, որը ներառված է տոպոլոգիայի կառավարման և Fmax դիզայնի բարելավման համար:

DMA AFU սարքի առանձնահատկությունների վերնագիր (DFH). Սա DFH է DMA AFU-ի համար: Այս DFH-ը ցույց է տալիս հաջորդ DFH-ը, որը գտնվում է 0x100 օֆսեթում (DMA BBB DFH):
Null DFH. Այս բաղադրիչը դադարեցնում է DFH կապակցված ցուցակը: Եթե դիզայնին ավելացնեք ավելի շատ DMA BBB-ներ, համոզվեք, որ DFH-ի զրոյական բազային հասցեն գտնվում է DFH կապակցված ցուցակի վերջում:
MA Basic Building Block (BBB). Այս բլոկը տեղափոխում է տվյալները հյուրընկալողի և տեղական FPGA հիշողության միջև: Այն նաև մուտք է գործում հյուրընկալող հիշողություն՝ նկարագրող շղթաներ մուտք գործելու համար:

DMA BBB

DMA BBB ենթահամակարգը տվյալները փոխանցում է աղբյուրից դեպի նպատակակետ հասցեներ՝ օգտագործելով Avalon-MM գործարքները: DMA վարորդը վերահսկում է DMA BBB-ը՝ մուտք գործելով համակարգի ներսում գտնվող տարբեր բաղադրիչների կառավարման և կարգավիճակի ռեգիստր: DMA դրայվերը նաև վերահսկում է DMA BBB-ը՝ օգտագործելով ընդհանուր հիշողություն՝ փոխանցման նկարագրիչները հաղորդակցվելու համար: DMA BBB-ն մուտք է գործում տվյալներ FPGA հիշողության մեջ 0x0 օֆսեթով: DMA BBB-ն մուտք է գործում տվյալներ և նկարագրիչներ հյուրընկալող հիշողության մեջ 0x1_0000_0000_0000 օֆսեթով:

DMA BBB պլատֆորմի դիզայների բլոկ դիագրամ
Այս բլոկային դիագրամը բացառում է որոշ ներքին Pipeline Bridge IP միջուկներ:

DMA արագացուցիչի ֆունկցիոնալ միավորի Օգտագործողի ուղեցույց՝ Intel FPGA ծրագրավորվող արագացման քարտ D5005

DMA AFU Նկարագրություն

DMA BBB Platform Designer-ի բաղադրիչներն իրականացնում են հետևյալ գործառույթները.

Հեռավոր հասանելի կամուրջ/խողովակաշարային կամուրջ. Խողովակաշարի կամուրջ՝ կարգավորելի հետաձգմամբ, որը ներառված է տոպոլոգիայի վերահսկման և Fmax դիզայնի բարելավման համար:
MA BBB DFH: Սա սարքի առանձնահատկությունների վերնագիր է DMA BBB-ի համար: Այս DFH-ը ցույց է տալիս հաջորդ DFH-ը, որը գտնվում է 0x100 օֆսեթում (Null DFH):
Նկարագրիչ Frontend: Պատասխանատու է նկարագրիչները վերցնելու և դրանք դիսպետչերին փոխանցելու համար: Երբ DMA փոխանցումն ավարտվում է, ճակատային մասը ստանում է կարգավիճակի ձևավորում դիսպետչերից և վերագրանցում նկարագրիչը հոսթ հիշողության մեջ:

Դիսպետչեր: Այս բլոկը պլանավորում է DMA փոխանցումների հարցումները Read and Write Master-ին:
Կարդացեք Վարպետ. Այս բլոկը պատասխանատու է հյուրընկալող կամ տեղական FPGA հիշողության տվյալների ընթերցման և որպես հոսքային տվյալներ Write Master-ին ուղարկելու համար:
Գրել Վարպետ. Այս բլոկը պատասխանատու է Read Master-ից հոսքային տվյալներ ստանալու և բովանդակությունը հոսթինգի կամ տեղական FPGA հիշողության մեջ գրելու համար:

Գրանցեք քարտեզի և հասցեների տարածքները

DMA AFU-ն աջակցում է երկու հիշողության views. DMA view և տանտերը view. DMA view աջակցում է 49-բիթանոց հասցեների տարածք: DMA-ի ստորին կեսը view քարտեզներ տեղական FPGA հիշողության մեջ: DMA-ի վերին կեսը view քարտեզներ հյուրընկալող հիշողության համար: Հաղորդավար view ներառում է բոլոր ռեգիստրները, որոնք հասանելի են MMIO մուտքերի միջոցով, ինչպիսիք են DFH աղյուսակները, և տարբեր IP միջուկների կառավարման/կարգավիճակի ռեգիստրները, որոնք օգտագործվում են DMA AFU-ի ներսում: MMIO-ն գրանցվում է DMA BBB-ում և AFU-ում աջակցում է 32 և 64-բիթանոց մուտքին: DMA AFU-ն չի աջակցում 512-բիթանոց MMIO մուտքերը: DMA BBB-ի ներսում դիսպետչերի ռեգիստրների մուտքերը պետք է լինեն 32 բիթ (Descriptor frontend-ն իրականացնում է 64-բիթանոց ռեգիստրներ):

DMA AFU Գրանցման քարտեզ

DMA AFU ռեգիստրի քարտեզը տրամադրում է միավորի ներսում գտնվող բոլոր վայրերի բացարձակ հասցեները: Այս գրանցամատյանները գտնվում են հոսթում view քանի որ միայն հյուրընկալողն է, որ կարող է մուտք գործել դրանք:

DMA AFU Հիշողության քարտեզ

Բայթ հասցեների շեղումներ	Անուն	Span բայթերով	Նկարագրություն
0x0	DMA AFU DFH	0x40	Սարքի առանձնահատկությունների վերնագիր DMA AFU-ի համար: ID_L-ը դրված է 0x9081f88b8f655caa, իսկ ID_H-ը՝ 0x331db30c988541ea: DMA AFU DFH-ը պարամետրացված է, որպեսզի մատնանշի 0x100 օֆսեթը՝ հաջորդ DFH-ը (DMA BBB DFH) գտնելու համար: Դուք չպետք է փոփոխեք DMA AFU DFH-ի բազային հասցեն, քանի որ այն պետք է գտնվի 0x0 հասցեում, ինչպես սահմանված է CCIP-ի հատկորոշմամբ:
0x100	DMA BBB	0x100	Հստակեցնում է DMA BBB կառավարման և կարգավիճակի գրանցման միջերեսը: Լրացուցիչ տեղեկությունների համար կարող եք դիմել DMA BBB գրանցման քարտեզին: DMA BBB-ի շրջանակներում օֆսեթ 0-ով, DMA BBB-ն ներառում է իր սեփական DFH-ը: Այս DFH-ը սահմանվել է գտնելու հաջորդ DFH-ը 0x100 օֆսեթով (NULL DFH): Եթե ավելացնեք ավելի շատ DMA BBB-ներ, դրանք միմյանցից 0x100 հեռավորության վրա դրեք և համոզվեք, որ NULL DFH-ը հետևում է վերջին DMA-ին 0x100-ով:
0x200	NULL DFH	0x40	Դադարեցնում է DFH կապակցված ցուցակը: ID_L-ը դրված է 0x90fe6aab12a0132f, իսկ ID_H-ը՝ 0xda1182b1b3444e23: NULL DFH-ը պարամետրացվել է որպես վերջին DFH սարքաշարում: Այս պատճառով NULL DFH-ը գտնվում է 0x200 հասցեում: Եթե համակարգին ավելացնեք լրացուցիչ DMA BBB-ներ, ապա պետք է համապատասխանաբար մեծացնեք NULL DFH բազային հասցեն, որպեսզի այն մնա ամենաբարձր հասցեում: DMA վարորդը և թեստային հավելվածը չեն օգտագործում այս սարքավորումը:

Գրանցեք քարտեզի և հասցեների տարածքները

DMA BBB հիշողության քարտեզ
Հետևյալ բայթային հասցեները DMA AFU համակարգում DMA BBB բազային հասցեից հարաբերական շեղումներ են (0x100):

Բայթ հասցեների շեղումներ	Անուն	Span բայթերով	Նկարագրություն
0x0	DMA BBB DFH	0x40	Սարքի առանձնահատկությունների վերնագիր DMA AFU-ի համար: ID_L-ը դրված է 0xa9149a35bace01ea, իսկ ID_H-ը՝ 0xef82def7f6ec40fc: DMA BBB DFH-ը պարամետրացված է, որպեսզի մատնանշի 0x100-ը հաջորդ DFH օֆսեթի համար: Այս հաջորդ օֆսեթը կարող է լինել մեկ այլ DMA BBB, մեկ այլ DFH (այս դիզայնում ներառված չէ) կամ NULL DFH:
0x40	դիսպետչեր	0x40	Կառավարման նավահանգիստ դիսպետչերի համար: DMA դրայվերն օգտագործում է այս վայրը՝ DMA-ն վերահսկելու կամ դրա կարգավիճակը հարցնելու համար:
0x80	Նկարագրիչ Frontend	0x40	Նկարագրիչի ճակատը հատուկ բաղադրիչ է, որը կարդում է նկարագրիչները հյուրընկալող հիշողությունից և վերագրանցում նկարագրիչը, երբ DMA փոխանցումն ավարտվում է: Վարորդը հրահանգում է ճակատային մասը, որտեղ առաջին նկարագրիչը ապրում է հոսթ հիշողության մեջ, իսկ այնուհետև առջևի ապարատը շփվում է վարորդի հետ հիմնականում հյուրընկալող հիշողության մեջ պահվող նկարագրիչների միջոցով:

DMA AFU Հասցեների տարածություն

Հոսթը կարող է մուտք գործել 4-րդ էջի Աղյուսակ 12-ում և 5-րդ էջի Աղյուսակ 13-ում թվարկված ռեգիստրները: DMA BBB ենթահամակարգին հասանելի են 49-բիթանոց հասցեների ամբողջ տարածքը: Այս հասցեի տարածության ստորին կեսը ներառում է տեղական FPGA հիշողությունները: Այս հասցեի տարածության վերին կեսը ներառում է 48-բիթանոց հյուրընկալող հասցեների հիշողությունը: Հետևյալ նկարը ցույց է տալիս հյուրընկալողը և DMA-ն viewհիշողության s.

DMA AFU-ն և հյուրընկալողը ViewՀիշողության ս

Սարքի առանձնահատկությունների վերնագրի կապակցված ցուցակ

DMA AFU դիզայնը նախկինample-ն պարունակում է երեք սարքի առանձնահատկությունների վերնագրեր (DFH), որոնք կազմում են կապակցված ցուցակ: Այս կապակցված ցանկը թույլ է տալիս sampհայտ՝ DMA AFU-ն, ինչպես նաև DMA BBB-ն նույնականացնելու վարորդը: DFH ցուցակը վերջում ներառում է NULL DFH: Կապակցված ցանկի վերջում զրոյական DFH-ի ընդգրկումը թույլ է տալիս ավելի շատ DMA BBB-ներ ավելացնել ձեր դիզայնին: Պարզապես պետք է NULL DFH-ը տեղափոխել հասցե մյուս BBB-ներից հետո: Յուրաքանչյուր DMA BBB ակնկալում է, որ հաջորդ DFH-ը տեղակայված կլինի BBB-ի բազային հասցեից 0x100 բայթ: Հետևյալ նկարը պատկերում է DMA AFU-ի դիզայնի կապակցված ցուցակը նախկինումampլե.

Գրանցեք քարտեզի և հասցեների տարածքները

DMA AFU Device Feature Header (DFH) Chaining

Ծրագրային ապահովման ծրագրավորման մոդել

DMA AFU-ն ներառում է ծրագրաշարի վարորդ, որը կարող եք օգտագործել ձեր սեփական հոսթ հավելվածում: fpga_dma.cpp և fpga_dma.h files, որը գտնվում է հետևյալ վայրում, ներդրեք ծրագրաշարի դրայվերը՝ $OPAE_PLATFORM_ROOT/hw/samples/dma_afu/sw Այս դրայվերն աջակցում է հետևյալ գործառույթներին.

API	Նկարագրություն
fpgaCountDMACchannels	Սկանավորում է սարքի գործառույթների շղթան DMA BBB-ների համար և հաշվում է բոլոր հասանելի ալիքները:
fpgaDMAԲաց	Բացում է բռնակ դեպի DMA ալիք:
fpgaDMAClose	Փակում է բռնակը DMA ալիքի համար:
fpgaDMATtransferInit	Նախաձեռնում է օբյեկտ, որը ներկայացնում է DMA փոխանցումը:
fpgaDMATtransferReset	Վերականգնում է DMA փոխանցման հատկանիշի օբյեկտը լռելյայն արժեքներին:
fpgaDMATtransferDestroy	Ոչնչացնում է DMA փոխանցման հատկանիշի օբյեկտը:
fpgaDMATtransferSetSrc	Սահմանում է փոխանցման աղբյուրի հասցեն: Այս հասցեն պետք է լինի 64 բայթ հավասարեցված:
fpgaDMATtransferSetDst	Սահմանում է փոխանցման նպատակակետ հասցեն: Այս հասցեն պետք է լինի 64 բայթ հավասարեցված:
fpgaDMATtransferSetLen	Սահմանում է փոխանցման երկարությունները բայթերով: Ոչ փաթեթային փոխանցումների դեպքում փոխանցման երկարությունը պետք է սահմանեք 64 բայթի բազմապատիկ: Փաթեթների փոխանցման համար դա պարտադիր չէ:
fpgaDMATtransferSetTransferType	Սահմանում է փոխանցման տեսակը: Իրավական արժեքներն են. • HOST_MM_TO_FPGA_MM = TX (Host to AFU) • FPGA_MM_TO_HOST_MM = RX (AFU դեպի հյուրընկալող)
fpgaDMATtransferSetTransferCallback	Գրանցում է հետադարձ զանգ՝ ասինխրոն փոխանցման ավարտի մասին ծանուցման համար: Եթե նշեք հետադարձ զանգ, fpgaDMATtransfer-ը անմիջապես վերադառնում է (ասինխրոն փոխանցում): Եթե դուք չեք նշում հետ կանչը, fpgaDMATtransfer-ը վերադառնում է փոխանցման ավարտից հետո (սինխրոն/արգելափակող փոխանցում):
fpgaDMATtransferSetLast	Ցույց է տալիս վերջին փոխանցումը, որպեսզի DMA-ն կարողանա մշակել նախապես ստացված փոխանցումները: Նախնական արժեքը 64 փոխանցում է խողովակաշարում, նախքան DMA-ն կսկսի աշխատել փոխանցումների վրա:
fpgaDMAT փոխանցում	Կատարում է DMA փոխանցում:

API-ի, մուտքային և ելքային արգումենտների մասին լրացուցիչ տեղեկությունների համար տես վերնագիր file գտնվում է $OPAE_PLATFORM_ROOT/hw/samples/dma_afu/sw/fpga_dma.hIntel Corporation. Բոլոր իրավունքները պաշտպանված են: Intel-ը, Intel-ի պատկերանշանը և Intel այլ նշանները Intel Corporation-ի կամ նրա դուստր ձեռնարկությունների ապրանքանիշերն են: Intel-ը երաշխավորում է իր FPGA-ի և կիսահաղորդչային արտադրանքների կատարումը ընթացիկ բնութագրերի համաձայն՝ համաձայն Intel-ի ստանդարտ երաշխիքի, սակայն իրեն իրավունք է վերապահում փոփոխություններ կատարել ցանկացած ապրանքի և ծառայությունների մեջ ցանկացած պահի առանց նախազգուշացման: Intel-ը չի ստանձնում ոչ մի պատասխանատվություն կամ պատասխանատվություն, որը բխում է սույն հոդվածում նկարագրված որևէ տեղեկատվության, արտադրանքի կամ ծառայության կիրառումից կամ օգտագործումից, բացառությամբ այն դեպքերի, որոնց մասին հստակ գրավոր համաձայնեցված է Intel-ի կողմից: Intel-ի հաճախորդներին խորհուրդ է տրվում ձեռք բերել սարքի տեխնիկական բնութագրերի վերջին տարբերակը՝ նախքան որևէ հրապարակված տեղեկատվության վրա հիմնվելը և ապրանքների կամ ծառայությունների պատվերներ կատարելը: Այլ անուններ և ապրանքանիշեր կարող են պահանջվել որպես ուրիշների սեփականություն:

Ծրագրային ապահովման ծրագրավորման մոդել

Ծրագրաշարի վարորդների օգտագործման մոդելի մասին ավելին իմանալու համար այցելեք README file գտնվում է $OPAE_PLATFORM_ROOT/hw/s հասցեումamples/dma_afu/README.md

Վազում DMA AFU Example

Նախքան սկսելը.

Դուք պետք է ծանոթ լինեք նախկինինamples in Intel Acceleration Stack Quick Start Guide-ում Intel FPGA ծրագրավորվող արագացման քարտ D5005-ի համար:
Դուք պետք է սահմանեք շրջակա միջավայրի փոփոխական: Շրջակա միջավայրի փոփոխականը կախված է ձեր օգտագործած Intel Acceleration Stack տարբերակից.
- Ընթացիկ տարբերակի համար շրջակա միջավայրի փոփոխականը սահմանեք $OPAE_PLATFORM_ROOT
Դուք պետք է տեղադրեք Intel Threading Building Blocks (TBB) գրադարանը, քանի որ DMA դրայվերը հենվում է դրա վրա:
Դուք նաև պետք է ստեղծեք երկու 1 ԳԲ հսկայական էջեր՝ s-ն գործարկելու համարampհայտը. $ sudo sh -c «echo 2 > /sys/kernel/mm/hugepages/hugepages-1048576kB/ nr_hugepages»

Կատարեք հետևյալ քայլերը՝ DMA Accelerator Function (AF) բիթսթրիմը ներբեռնելու, հավելվածն ու դրայվերը ստեղծելու և դիզայնի նախկին գործարկելու համար։ampլե:

Փոխեք DMA հավելվածի և վարորդի գրացուցակը. cd $OPAE_PLATFORM_ROOT/hw/samples/dma_afu/sw
Կառուցեք վարորդը և հավելվածը

Ներբեռնեք DMA AFU բիթսթրիմը՝ sudo fpgasupdate ../bin/dma_afu_unsigned.gbs
Գործարկեք հոսթ հավելվածը՝ 100 ՄԲ 1 ՄԲ մասերով հոսթային հիշողությունից FPGA սարքի հիշողություն գրելու և այն հետ կարդալու համար՝ ./ fpga_dma_test -s 104857600 -p 1048576 -r mtom

Առնչվող տեղեկատվություն
Intel Acceleration Stack Quick Start Guide for Intel FPGA Programmable Acceleration Card D5005 Intel Corporation-ի համար: Բոլոր իրավունքները պաշտպանված են: Intel-ը, Intel-ի պատկերանշանը և Intel այլ նշանները Intel Corporation-ի կամ նրա դուստր ձեռնարկությունների ապրանքանիշերն են: Intel-ը երաշխավորում է իր FPGA-ի և կիսահաղորդչային արտադրանքների կատարումը ընթացիկ բնութագրերի համաձայն՝ համաձայն Intel-ի ստանդարտ երաշխիքի, սակայն իրեն իրավունք է վերապահում փոփոխություններ կատարել ցանկացած ապրանքի և ծառայությունների մեջ ցանկացած պահի առանց նախազգուշացման: Intel-ը չի ստանձնում ոչ մի պատասխանատվություն կամ պատասխանատվություն, որը բխում է սույն հոդվածում նկարագրված որևէ տեղեկատվության, արտադրանքի կամ ծառայության կիրառումից կամ օգտագործումից, բացառությամբ այն դեպքերի, որոնց մասին հստակ գրավոր համաձայնեցված է Intel-ի կողմից: Intel-ի հաճախորդներին խորհուրդ է տրվում ձեռք բերել սարքի տեխնիկական բնութագրերի վերջին տարբերակը՝ նախքան որևէ հրապարակված տեղեկատվության վրա հիմնվելը և ապրանքների կամ ծառայությունների պատվերներ կատարելը: *Այլ անուններ և ապրանքանիշեր կարող են պահանջվել որպես ուրիշների սեփականություն:

Կազմելով DMA AFU Example

AF-ը կազմելու համար սինթեզի կառուցման միջավայր ստեղծելու համար օգտագործեք afu_synth_setup հրամանը հետևյալ կերպ.

Փոխել DMA AFU sampգրացուցակ՝ $OPAE_PLATFORM_ROOT/hw/samples/dma_afu
Ստեղծեք դիզայնի կառուցման գրացուցակը. afu_synth_setup –source hw/rtl/filelist.txt build_synth

afu_synth_setup-ի կողմից ստեղծված սինթեզի կառուցման գրացուցակից մուտքագրեք հետևյալ հրամանները տերմինալի պատուհանից՝ թիրախային ապարատային հարթակի համար AF առաջացնելու համար. fileանունը որպես AFU-ի հարթակի կոնֆիգուրացիա file (.json) .gbs վերջածանցով $OPAE_PLATFORM_ROOT/hw/s վայրումamples/build_synth/dma_afu_s10.gbs Intel Corporation. Բոլոր իրավունքները պաշտպանված են: Intel-ը, Intel-ի պատկերանշանը և Intel այլ նշանները Intel Corporation-ի կամ նրա դուստր ձեռնարկությունների ապրանքանիշերն են: Intel-ը երաշխավորում է իր FPGA-ի և կիսահաղորդչային արտադրանքների կատարումը ընթացիկ բնութագրերի համաձայն՝ համաձայն Intel-ի ստանդարտ երաշխիքի, սակայն իրեն իրավունք է վերապահում փոփոխություններ կատարել ցանկացած ապրանքի և ծառայությունների մեջ ցանկացած պահի առանց նախազգուշացման: Intel-ը չի ստանձնում ոչ մի պատասխանատվություն կամ պատասխանատվություն, որը բխում է սույն հոդվածում նկարագրված որևէ տեղեկատվության, արտադրանքի կամ ծառայության կիրառումից կամ օգտագործումից, բացառությամբ այն դեպքերի, որոնց մասին հստակ գրավոր համաձայնեցված է Intel-ի կողմից: Intel-ի հաճախորդներին խորհուրդ է տրվում ձեռք բերել սարքի տեխնիկական բնութագրերի վերջին տարբերակը՝ նախքան որևէ հրապարակված տեղեկատվության վրա հիմնվելը և ապրանքների կամ ծառայությունների պատվերներ կատարելը: *Այլ անուններ և ապրանքանիշեր կարող են պահանջվել որպես ուրիշների սեփականություն:

Մոդելավորում AFU Example

Intel-ը խորհուրդ է տալիս դիմել Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE) Quick Start ուղեցույցին, որպեսզի ձեր Intel FPGA PAC-ը ծանոթ լինի նմանատիպ նախկին մոդելավորմանը:amples և ձեր միջավայրը կարգավորելու համար: Նախքան հետևյալ քայլերն անցնելը, ստուգեք, որ OPAE_PLATFORM_ROOT միջավայրի փոփոխականը դրված է OPAE SDK-ի տեղադրման գրացուցակում: DMA AFU-ի համար ապարատային սիմուլյատորը կարգավորելու համար կատարեք հետևյալ քայլերը.

Փոխել DMA AFU sampգրացուցակ՝ cd $OPAE_PLATFORM_ROOT/hw/samples/dma_afu

Ստեղծեք ASE միջավայր նոր գրացուցակում և կարգավորեք այն AFU-ի մոդելավորման համար՝ afu_sim_setup –source hw/rtl/filelist.txt build_ase_dir
Փոխեք ASE build գրացուցակը. cd build_ase_dir
Կառուցեք վարորդը և հավելվածը

Կատարել սիմուլյացիա. կատարել sim

Sampելք ապարատային սիմուլյատորից.

[SIM] ** ՈՒՇԱԴՐՈՒԹՅՈՒՆ. ծրագրային հավելվածը գործարկելուց առաջ ** [SIM] Սահմանեք env(ASE_WORKDIR) տերմինալում, որտեղ կաշխատի հավելվածը (պատճենեք և տեղադրեք) => [SIM] $SHELL | Run:[SIM] ———+—————————————————— [SIM] bash/zsh | արտահանել ASE_WORKDIR=$OPAE_PLATFORM_ROOT/hw/վamples/dma_afu/ase_mkdir/work [SIM] tcsh/csh | setenv ASE_WORKDIR $OPAE_PLATFORM_ROOT/hw/վamples/dma_afu/ase_mkdir/work [SIM] Ցանկացած այլ $SHELL-ի համար դիմեք ձեր Linux ադմինիստրատորին [SIM] [SIM] Պատրաստ է մոդելավորման… [SIM] Սեղմեք CTRL-C՝ սիմուլյատորը փակելու համար…

Կատարեք հետևյալ քայլերը՝ DMA AFU ծրագրակազմը սիմուլյացիոն միջավայրում կազմելու և գործարկելու համար.

Բացեք նոր տերմինալի պատուհան:
Փոխել գրացուցակը cd $OPAE_PLATFORM_ROOT/hw/samples/dma_afu/sw

Մոդելավորում AFU Example

Պատճենեք շրջակա միջավայրի տեղադրման տողը (ընտրեք ձեր կեղևին համապատասխան տողը) ապարատային մոդելավորման վերը նշված քայլերից մինչև տերմինալի պատուհան: Տես հետևյալ տողերը sampելք ապարատային սիմուլյատորից: [SIM] bash/zsh | արտահանել ASE_WORKDIR=$OPAE_PLATFORM_ROOT/hw/վamples/dma_afu/build_ase_dir/work [SIM] tcsh/csh | setenv ASE_WORKDIR $OPAE_PLATFORM_ROOT/hw/վamples/dma_afu/build_ase_dir/work
Կազմեք ծրագրաշարը՝ $ make USE_ASE=1

Գործարկեք հոսթ հավելվածը՝ 4 ԿԲ 1 ԿԲ մասերում հյուրընկալող հիշողությունից վերադառնալու համար դեպի FPGA սարքի հիշողություն՝ շրջադարձային ռեժիմում՝ ./ fpga_dma_test -s 4096 -p 1024 -r mtom

Առնչվող տեղեկատվություն
Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE) Quick Start User Guide

Օպտիմալացում DMA-ի բարելավված կատարողականության համար

fpga_dma_test.cpp-ում NUMA-ի (ոչ միասնական հիշողության հասանելիության) օպտիմալացման իրականացումը թույլ է տալիս պրոցեսորին ավելի արագ մուտք գործել սեփական տեղական հիշողություն, քան ոչ տեղական հիշողությունը (հիշողությունը տեղային այլ պրոցեսորի համար): Տիպիկ NUMA կոնֆիգուրացիան ներկայացված է ստորև ներկայացված դիագրամում: Տեղական մուտքը ներկայացնում է մուտքը միջուկից դեպի տեղական հիշողություն դեպի նույն միջուկը: Հեռակա հասանելիությունը ցույց է տալիս այն ուղին, որով անցնում է, երբ հանգույց 0-ի միջուկը մուտք է գործում հիշողություն, որը գտնվում է 1-ին հանգույցի տեղական հիշողության մեջ:

Տիպիկ NUMA կոնֆիգուրացիա

Օգտագործեք հետևյալ կոդը՝ ձեր թեստային հավելվածում NUMA օպտիմալացումն իրականացնելու համար.

// Կարգավորեք պատշաճ կապ, եթե պահանջվում է, եթե (cpu_affinity || memory_affinity) {unsigned dom = 0, bus = 0, dev = 0, func = 0; fpga_properties props;int retval; #if(FPGA_DMA_DEBUG)char str[4096]; #endifres = fpgaGetProperties (afc_token, &props); ON_ERR_GOTO (res, out_destroy_tok, «fpgaGetProperties»); res = fpgaPropertiesGetBus(props, (uint8_t *) & bus);ON_ERR_GOTO(res, out_destroy_tok, «fpgaPropertiesGetBus»); Res = fpgapropertiesgetdevice (sparks, (uint8_t *) & dev); on_err_goto (res, out_destroy_tok) res = fpgapropertiesgetfunction (props, (uint8_t *) & func «); // Գտեք սարքը hwloc_topology_t տոպոլոգիայից; hwloc_topology_init (&տոպոլոգիա); hwloc_topology_set_flags (տոպոլոգիա, HWLOC_TOPOLOGY_FLAG_IO_DEVICES); Intel Corporation: Բոլոր իրավունքները պաշտպանված են: Intel-ը, Intel-ի պատկերանշանը և Intel այլ նշանները Intel Corporation-ի կամ նրա դուստր ձեռնարկությունների ապրանքային նշաններն են: Intel-ը երաշխավորում է իր FPGA-ի և կիսահաղորդչային արտադրանքների կատարումը ընթացիկ բնութագրերի համաձայն՝ համաձայն Intel-ի ստանդարտ երաշխիքի, սակայն իրեն իրավունք է վերապահում փոփոխություններ կատարել ցանկացած ապրանքների և ծառայությունների մեջ ցանկացած պահի առանց նախազգուշացման: Intel-ը չի ստանձնում ոչ մի պատասխանատվություն կամ պատասխանատվություն, որը բխում է սույն հոդվածում նկարագրված որևէ տեղեկատվության, արտադրանքի կամ ծառայության կիրառումից կամ օգտագործումից, բացառությամբ այն դեպքերի, որոնց մասին հստակ գրավոր համաձայնեցված է Intel-ի կողմից: Intel-ի հաճախորդներին խորհուրդ է տրվում ձեռք բերել սարքի տեխնիկական բնութագրերի վերջին տարբերակը՝ նախքան որևէ հրապարակված տեղեկատվության վրա հիմնվելը և ապրանքների կամ ծառայությունների պատվերներ կատարելը: *Այլ անուններ և ապրանքանիշեր կարող են պահանջվել որպես ուրիշների սեփականություն:

Օպտիմալացում DMA-ի բարելավված կատարողականության համար

hwloc_topology_load (տոպոլոգիա); hwloc_obj_t obj = hwloc_get_pcidev_by_busid (տոպոլոգիա, dom, ավտոբուս, զարգացում, ֆունկցիա); hwloc_obj_t obj2 = hwloc_get_non_io_ancestor_obj (տոպոլոգիա, obj); #if (FPGA_DMA_DEBUG) hwloc_obj_type_snprintf(str, 4096, obj2, 1); printf(“%s\n”, str);hwloc_obj_attr_snprintf(str, 4096, obj2, ” :: “, 1);printf(“%s\n”, str); hwloc_bitmap_taskset_snprintf (str, 4096, obj2->cpuset); printf («CPUSET է %s\n», str); hwloc_bitmap_taskset_snprintf(str, 4096, obj2->nodeset); printf(«NODESET is %s\n», str);#endif if (memory_affinity) { #if HWLOC_API_VERSION > 0x00020000 retval = hwloc_set_membind(topology, obj2->nodeset,HWLOC_MEMBINDWLOB_THRE YNODESET); #else retval =hwloc_set_membind_nodeset(topology, obj2->nodeset, HWLOC_MEMBIND_THREAD,HWLOC_MEMBIND_MIGRATE); #endifON_ERR_GOTO (retval, out_destroy_tok, «hwloc_set_membind»); } if (cpu_affinity) {retval = hwloc_set_cpubind(topology, obj2->cpuset, HWLOC_CPUBIND_STRICT); ON_ERR_GOTO (retval, out_destroy_tok, «hwloc_set_cpubind»); } }

DMA արագացուցիչի ֆունկցիոնալ միավորի Օգտագործողի ուղեցույց Արխիվներ

Intel Acceleration Stack տարբերակը	Օգտագործողի ուղեցույց (PDF)
2.0	DMA արագացուցիչի ֆունկցիոնալ միավորի (AFU) Օգտագործողի ուղեցույց

DMA արագացուցիչի ֆունկցիոնալ միավորի համար փաստաթղթերի վերանայման պատմություն Օգտագործողի ուղեցույց

Փաստաթղթի տարբերակը

Intel արագացում Stack տարբերակ

Փոփոխություններ

2020.08.03

2.0.1 (աջակցվում է Intel

Quartus® Prime Pro Edition Edition 19.2)

Ուղղեց AF պատկերը file անունը բաժնում Կազմելով DMA AFU Example.

2020.04.17

2.0.1 (աջակցվում է Intel

Quartus Prime Pro Edition Edition 19.2)

Ուղղել է հայտարարություն Նախատեսված հանդիսատես բաժինը։

2020.02.20

2.0.1 (աջակցվում է Intel

Quartus Prime Pro Edition Edition 19.2)

Ուղղվել է տառասխալը։

2019.11.04

2.0.1 (աջակցվում է Intel

Quartus Prime Pro Edition Edition 19.2)

• fpgaconf-ը փոխարինվել է fpgasupdate-ով, երբ FPGA-ն կարգավորվում է բաժնում նախակառուցված AFU-ով Աշխատում է DMA AFU Example.

• Ավելացվեց ենթավերնագիր Intel FPGA ծրագրավորվող արագացման քարտ D5005 փաստաթղթի վերնագրին:

• Ավելացվեց $OPAE_PLATFORM_ROOT միջավայրի փոփոխական:

• Փոփոխված բաժին Ծրագրային ապահովման ծրագրավորման մոդել չնչին խմբագրումների համար։

• Ավելացվեց նոր բաժին Կազմելով DMA AFU Example.

• Փոփոխված բաժին Օպտիմալացում DMA-ի բարելավված կատարողականության համար չնչին խմբագրումների համար։

2019.08.05

2.0 (աջակցվում է Intel

Quartus Prime Pro Edition 18.1.2)

Նախնական թողարկում.

Intel կորպորացիա. Բոլոր իրավունքները պաշտպանված են: Intel-ը, Intel-ի պատկերանշանը և Intel այլ նշանները Intel Corporation-ի կամ նրա դուստր ձեռնարկությունների ապրանքային նշաններն են: Intel-ը երաշխավորում է իր FPGA-ի և կիսահաղորդչային արտադրանքների կատարումը ընթացիկ բնութագրերի համաձայն՝ համաձայն Intel-ի ստանդարտ երաշխիքի, սակայն իրեն իրավունք է վերապահում փոփոխություններ կատարել ցանկացած ապրանքի և ծառայությունների մեջ ցանկացած պահի առանց նախազգուշացման: Intel-ը չի ստանձնում ոչ մի պատասխանատվություն կամ պատասխանատվություն, որը բխում է սույն հոդվածում նկարագրված որևէ տեղեկատվության, արտադրանքի կամ ծառայության կիրառումից կամ օգտագործումից, բացառությամբ այն դեպքերի, որոնց մասին հստակ գրավոր համաձայնեցված է Intel-ի կողմից: Intel-ի հաճախորդներին խորհուրդ է տրվում ձեռք բերել սարքի տեխնիկական բնութագրերի վերջին տարբերակը՝ նախքան որևէ հրապարակված տեղեկատվության վրա հիմնվելը և ապրանքների կամ ծառայությունների պատվերներ կատարելը:

Այլ անուններ և ապրանքանիշեր կարող են պահանջվել որպես ուրիշների սեփականություն:

Փաստաթղթեր / ռեսուրսներ

Intel FPGA ծրագրավորվող արագացման քարտ D5005 [pdf] Օգտագործողի ուղեցույց
FPGA ծրագրավորվող արագացման քարտ, D5005, FPGA ծրագրավորվող արագացման քարտ D5005, DMA արագացուցիչ ֆունկցիոնալ միավոր

Հղումներ

Օգտագործողի ձեռնարկ

Intel FPGA ծրագրավորվող արագացման քարտ D5005

Այս փաստաթղթի մասին

DMA AFU Նկարագրություն

Գրանցեք քարտեզի և հասցեների տարածքները

DMA AFU Գրանցման քարտեզ

Գրանցեք քարտեզի և հասցեների տարածքները

Ծրագրային ապահովման ծրագրավորման մոդել

Վազում DMA AFU Example

Կազմելով DMA AFU Example

Մոդելավորում AFU Example

Օպտիմալացում DMA-ի բարելավված կատարողականության համար

DMA արագացուցիչի ֆունկցիոնալ միավորի Օգտագործողի ուղեցույց Արխիվներ

DMA արագացուցիչի ֆունկցիոնալ միավորի համար փաստաթղթերի վերանայման պատմություն Օգտագործողի ուղեցույց

Փաստաթղթեր / ռեսուրսներ

Հղումներ

Թողնել մեկնաբանություն

Չեղարկել պատասխանը