Intel Quartus Prime Design Software Gid itilizatè

Kontni kache

1 Intel Quartus Prime Design Software

2 ENTWODIKSYON

3 ZOUTI DEVLÒPMAN ANPLIS

4 INTEL QUARTUS PRIME DESIGN REZIME CARACTÉRISTIQUES LOGICIELS

Intel Quartus Prime Design Software

ENTWODIKSYON

Lojisyèl Intel® Quartus® Prime a se revolisyonè nan pèfòmans ak pwodiktivite pou konsepsyon FPGA, CPLD, ak SoC, li bay yon chemen rapid pou konvèti konsèp ou an reyalite. Intel Quartus Prime Software sipòte tou anpil zouti twazyèm pati pou sentèz, analiz distribisyon estatik, simulation nivo tablo, analiz entegrite siyal, ak verifikasyon fòmèl.

INTEL QUARTUS PRIME DESIGN lojisyèl			DISPONIBlite
INTEL QUARTUS PRIME DESIGN lojisyèl			PRO EDISYON ($)	STANDARD EDISYON ($)	LITE EDISYON (GRATIS)
Sipò pou Aparèy	Intel® Agilex™ seri		P
	Seri Intel® Stratix®	IV, V		P
	Seri Intel® Stratix®	10	P
	Seri Intel® Arria®	II			P1
		II, V		P
		10	P	P
	Intel® Cyclone® seri	IV, V		P	P
		10 LP		P	P
		10 GX	P2
	Intel® MAX® seri	II, V, 10		P	P
Design Flow	Rekonfigirasyon pasyèl		P	P3
	Konsepsyon ki baze sou blòk		P
	Optimize enkreman		P
Konsepsyon Antre/Planifikasyon	IP Base Suite		P	P	Disponib pou achte
	Intel® HLS Compiler		P	P	P
	Konsepsyon platfòm (estanda)			P	P
	Platfòm Designer (Pro)		P
	Planifikatè patisyon konsepsyon		P	P
	Chip Planifikatè		P	P	P
	Planifikatè entèfas		P
	Lojik Lock rejyon yo		P	P
	VHDL		P	P	P
	Verilog		P	P	P
	SystemVerilog		P	P4	P4
	VHDL-2008		P	P4
Fonksyonèl Simulation	This*-Intel® FPGA Starter Edition lojisyèl		P	P	P
Fonksyonèl Simulation	This*-Intel® FPGA Edition lojisyèl		P5	P5	P 65
Konpilasyon (Sentèz & Kote ak wout)	Fitter (Kote ak wout)		P	P	P
	Plasman bonè		P
	Enskri retiming		P	P
	Fraktal sentèz		P
	Sipò pou plizyè processeur		P	P
Distribisyon ak Verifikasyon pouvwa	Analizè distribisyon		P	P	P
	Design Space Explorer II		P	P	P
	Pouvwa analizeur		P	P	P
	Pouvwa ak tèmik kalkilatris		P6
Debug nan sistèm	Siyal Tap lojik Analyzer		P	P	P
	Twou zouti transceiver		P	P
	Intel Advanced Link Analyzer		P	P
Sipò pou sistèm operasyon (OS).	Windows/Linux 64 bit sipò		P	P	P
Pri			Achte fiks - $ 3,995 Flote - $ 4,995	Achte fiks - $ 2,995 Flote - $ 3,995	Gratis
Telechaje			Telechaje kounye a	Telechaje kounye a	Telechaje kounye a

Nòt

Sèl Arria II FPGA sipòte se aparèy EP2AGX45 la.

Sipò pou aparèy Intel Cyclone 10 GX la disponib gratis nan lojisyèl Pro Edition.
Disponib pou aparèy Cyclone V ak Stratix V sèlman epi li mande pou yon lisans rekonfigurasyon pasyèl.

Sipò limite lang.
Egzije yon lisans adisyonèl.

Entegre nan lojisyèl Intel Quartus Prime epi li disponib kòm yon zouti otonòm. Sèlman sipòte Intel Agilex ak Intel Stratix 10 aparèy.

ZOUTI DEVLÒPMAN ANPLIS

Intel® FPGA SDK pou OpenCLTM	• Pa gen okenn lisans adisyonèl ki nesesè. • Sipòte ak lojisyèl Intel Quartus Prime Pro/Standard Edition. •Enstalasyon lojisyèl an file gen ladan lojisyèl Intel Quartus Prime Pro/Standard Edition ak lojisyèl OpenCL.
Intel HLS Compiler	•Pa gen okenn lisans adisyonèl ki nesesè. • Kounye a disponib kòm yon download separe. • Sipòte avèk lojisyèl Intel Quartus Prime Pro Edition.
DSP Builder pou Intel® FPGA	•Lisans adisyonèl obligatwa. •DSP Builder pou Intel FPGAs (Advanced Blockset sèlman) sipòte ak Intel Quartus Prime Pro Edition Software pou Intel Agilex, Intel Stratix 10, Intel Arria 10, ak Intel Cyclone 10 GX aparèy.
Nios® II Embedded Design Suite	• Pa gen okenn lisans adisyonèl ki nesesè. • Sipòte ak tout edisyon Intel Quartus Prime Software la. •Gen ladan zouti devlopman lojisyèl Nios II ak bibliyotèk.
Intel® SoC FPGA Embedded Development Suite (SoC EDS)	• Egzije lisans adisyonèl pou Arm* Development Studio pou Intel® SoC FPGA (Arm* DS pou Intel® SoC FPGA). • SoC EDS Standard Edition sipòte avèk lojisyèl Intel Quartus Prime Lite/Standard Edition epi SoC EDS Pro Edition sipòte avèk lojisyèl Intel Quartus Prime Pro Edition.

OpenCL ak logo OpenCL yo se mak komèsyal Apple Inc. Khronos itilize avèk pèmisyon.

INTEL QUARTUS PRIME DESIGN REZIME CARACTÉRISTIQUES LOGICIELS

Planifikatè entèfas	Pèmèt ou byen vit kreye konsepsyon I/O ou lè l sèvi avèk chèk legalite an tan reyèl.
Pin planifikatè	Fasilite pwosesis la nan plase ak jere devwa PIN pou gwo dansite ak desen ki gen gwo kantite PIN.
Platfòm Designer	Akselere devlopman sistèm nan entegre fonksyon IP ak subsistèm (koleksyon fonksyon IP) lè l sèvi avèk yon apwòch yerarchize ak yon entèrkonèksyon wo-pèfòmans ki baze sou yon achitekti rezo-on-a-chip.
Nwayo IP ki nan etajè yo	Pèmèt ou konstwi konsepsyon nivo sistèm ou a lè l sèvi avèk nwayo IP nan Intel ak nan patnè IP twazyèm pati Intel yo.
Sentèz	Bay sipò lang elaji pou System Verilog ak VHDL 2008.
Sipò pou scripting	Sipòte operasyon liy kòmand ak scripting Tcl.
Optimize enkreman	Ofri yon metodoloji pi rapid pou konvèje nan konsepsyon sign-off. Fitter tradisyonèl la stage divize an finer stages pou plis kontwòl sou koule nan konsepsyon.
Rekonfigirasyon pasyèl	Kreye yon rejyon fizik sou FPGA a ki ka rekonfigire pou egzekite fonksyon diferan. Fè sentèz, mete, wout, fèmen distribisyon, ak jenere konfigirasyon bitstreams pou fonksyon yo aplike nan rejyon an.
Koule konsepsyon ki baze sou blòk	Bay fleksibilite nan re-itilize modil tan fèmen oswa blòk konsepsyon atravè pwojè ak ekip.
Achitekti Intel® HyperflexTM FPGA	Bay plis pèfòmans debaz ak efikasite pouvwa pou aparèy Intel Agilex ak Intel Stratix 10.
sentèz fizik	Itilize post plasman ak konesans reta routage yon konsepsyon pou amelyore pèfòmans.
Konsepsyon eksploratè espas (DSE)	Ogmante pèfòmans pa otomatikman iterasyon atravè konbinezon de anviwònman Intel Quartus Prime Software pou jwenn rezilta optimal.
Apwofondi kwa-sonde	Bay sipò pou kwa-sonde ant zouti verifikasyon ak sous konsepsyon files.
Konseye optimize	Bay konsèy espesifik pou amelyore pèfòmans, itilizasyon resous, ak konsomasyon pouvwa.
Chip planifikatè	Diminye tan verifikasyon pandan y ap kenbe tan fèmen nan pèmèt ti, apre plasman ak chanjman konsepsyon routage yo dwe aplike nan minit.
Analizè distribisyon	Bay sipò natif natal Synopsys Design Constraint (SDC) epi li pèmèt ou kreye, jere, ak analize kontrent distribisyon konplèks epi byen vit fè verifikasyon distribisyon avanse.
Siyal Tap analizè lojik	Sipòte plis chanèl yo, pi rapid vitès revèy, pi gwo sample pwofondè, ak kapasite deklanche ki pi avanse ki disponib nan yon analizè lojik entegre.
Sistèm konsole	Pèmèt ou fasil debogaj FPGA ou an tan reyèl lè l sèvi avèk tranzaksyon li ak ekri. Li tou pèmèt ou byen vit kreye yon entèfas pou ede kontwole ak voye done nan FPGA ou.
Pouvwa analizeur	Pèmèt ou analize ak optimize tou de dinamik ak estatik konsomasyon pouvwa avèk presizyon.
Asistan Design	Yon zouti pou tcheke règ konsepsyon ki pèmèt ou rive nan fèmti konsepsyon pi vit lè w diminye kantite iterasyon ki nesesè yo epi lè w pèmèt iterasyon pi vit ak konsèy vize zouti a bay nan plizyè s.tages nan konpilasyon.
Fraktal sentèz	Pèmèt Intel Quartus Prime Software pou byen ranpli operasyon aritmetik nan resous lojik FPGA yo, sa ki lakòz pèfòmans siyifikativman amelyore.
Patnè EDA yo	Ofri sipò lojisyèl EDA pou sentèz, simulation fonksyonèl ak distribisyon, analiz distribisyon estatik, simulation nivo tablo, analiz entegrite siyal, ak verifikasyon fòmèl. Pou wè yon lis konplè patnè, vizite www.intel.com/fpgaedapartners.

Etap pou kòmanse

Etap 1: Telechaje lojisyèl Intel Quartus Prime Lite Edition gratis nan www.intel.com/quartus
Etap 2: Jwenn oryante ak leson patikilye entèaktif Intel Quartus Prime Software Apre enstalasyon an, louvri leson patikilye entèaktif la sou ekran akeyi a.

Etap 3: Enskri pou fòmasyon nan www.intel.com/fpgatraining

Dokiman / Resous

Intel Quartus Prime Design Software [pdfGid Itilizatè
Quartus Prime Design Software, Prime Design Software, Design Software, Lojisyèl

Referans

Manyèl itilizatè