Uživatelská příručka softwaru intel Quartus Prime Design

Obsah skrýt

1 Software Intel Quartus Prime Design

2 ZAVEDENÍ

3 DALŠÍ VÝVOJOVÉ NÁSTROJE

4 SHRNUTÍ VLASTNOSTÍ SOFTWARU INTEL QUARTUS PRIME DESIGN

5 Úvodní kroky

6 Dokumenty / zdroje

6.1 Reference

7 Související příspěvky

Software Intel Quartus Prime Design

ZAVEDENÍ

Software Intel® Quartus® Prime je revoluční ve výkonu a produktivitě pro návrhy FPGA, CPLD a SoC a poskytuje rychlou cestu k převedení vašeho konceptu do reality. Software Intel Quartus Prime také podporuje mnoho nástrojů třetích stran pro syntézu, analýzu statického časování, simulaci na úrovni desky, analýzu integrity signálu a formální ověření.

INTEL QUARTUS PRIMÁRNÍ DESIGN SOFTWARE			DOSTUPNOST
INTEL QUARTUS PRIMÁRNÍ DESIGN SOFTWARE			PRO VYDÁNÍ ($)	NORMA VYDÁNÍ ($)	LITE VYDÁNÍ (VOLNÝ, UVOLNIT)
Podpora zařízení	Řada Intel® Agilex™		P
	Řada Intel® Stratix®	IV, V		P
	Řada Intel® Stratix®	10	P
	Řada Intel® Arria®	II			P1
		II, V		P
		10	P	P
	Řada Intel® Cyclone®	IV, V		P	P
		10 LP		P	P
		10 GX	P2
	Řada Intel® MAX®	II, V, 10		P	P
Návrhový tok	Částečná rekonfigurace		P	P3
	Blokový design		P
	Přírůstková optimalizace		P
Návrh zadání/plánování	IP Base Suite		P	P	K dispozici ke koupi
	Kompilátor Intel® HLS		P	P	P
	Platform Designer (standardní)			P	P
	Platform Designer (Pro)		P
	Design Partition Planner		P	P
	Plánovač čipů		P	P	P
	Plánovač rozhraní		P
	Oblasti logického zámku		P	P
	VHDL		P	P	P
	Verilog		P	P	P
	SystemVerilog		P	P4	P4
	VHDL-2008		P	P4
Funkční simulace	Software Questa*-Intel® FPGA Starter Edition		P	P	P
Funkční simulace	Software Questa*-Intel® FPGA Edition		P5	P5	P 65
Sestavení (Syntéza a místo a cesta)	Montér (místo a trasa)		P	P	P
	Předčasné umístění		P
	Zaregistrujte přečasování		P	P
	Fraktální syntéza		P
	Podpora více procesorů		P	P
Ověření časování a napájení	Časový analyzátor		P	P	P
	Design Space Explorer II		P	P	P
	Power Analyzer		P	P	P
	Výkonová a tepelná kalkulačka		P6
In-System Debug	Signal Tap Logic Analyzer		P	P	P
	Sada nástrojů pro transceiver		P	P
	Intel Advanced Link Analyzer		P	P
Podpora operačního systému (OS).	Podpora Windows/Linux 64bit		P	P	P
Cena			Koupit fixně – 3,995 XNUMX $ Float – 4,995 XNUMX dolarů	Koupit fixně – 2,995 XNUMX $ Float – 3,995 XNUMX dolarů	Uvolnit
Stáhnout			Stáhnout nyní	Stáhnout nyní	Stáhnout nyní

Poznámky

Jediným podporovaným Arria II FPGA je zařízení EP2AGX45.
Podpora zařízení Intel Cyclone 10 GX je k dispozici zdarma v softwaru Pro Edition.
K dispozici pouze pro zařízení Cyclone V a Stratix V a vyžaduje licenci na částečnou rekonfiguraci.
Omezená jazyková podpora.
Vyžaduje další licenci.
Integrované v softwaru Intel Quartus Prime a dostupné jako samostatný nástroj. Podporuje pouze zařízení Intel Agilex a Intel Stratix 10.

DALŠÍ VÝVOJOVÉ NÁSTROJE

Intel® FPGA SDK pro OpenCLTM	• Nejsou vyžadovány žádné další licence. •Podporováno softwarem Intel Quartus Prime Pro/Standard Edition. • Instalace softwaru file zahrnuje software Intel Quartus Prime Pro/Standard Edition a software OpenCL.
Kompilátor Intel HLS	• Není vyžadována žádná další licence. • Nyní k dispozici jako samostatné stažení. • Podporováno softwarem Intel Quartus Prime Pro Edition.
DSP Builder pro Intel® FPGA	•Jsou vyžadovány další licence. •DSP Builder pro Intel FPGA (pouze Advanced Blockset) je podporován se softwarem Intel Quartus Prime Pro Edition pro zařízení Intel Agilex, Intel Stratix 10, Intel Arria 10 a Intel Cyclone 10 GX.
Nios® II Embedded Design Suite	• Nejsou vyžadovány žádné další licence. •Podporováno všemi edicemi softwaru Intel Quartus Prime. •Zahrnuje nástroje a knihovny pro vývoj softwaru Nios II.
Intel® SoC FPGA Embedded Development Suite (SoC EDS)	• Vyžaduje další licence pro Arm* Development Studio pro Intel® SoC FPGA (Arm* DS pro Intel® SoC FPGA). • SoC EDS Standard Edition je podporována se softwarem Intel Quartus Prime Lite/Standard Edition a SoC EDS Pro Edition je podporována se softwarem Intel Quartus Prime Pro Edition.

OpenCL a logo OpenCL jsou ochranné známky společnosti Apple Inc. používané se svolením společnosti Khronos.

SHRNUTÍ VLASTNOSTÍ SOFTWARU INTEL QUARTUS PRIME DESIGN

Plánovač rozhraní	Umožňuje vám rychle vytvořit návrh I/O pomocí kontroly zákonnosti v reálném čase.
Pin plánovač	Usnadňuje proces přiřazování a správy přiřazení pinů pro návrhy s vysokou hustotou a vysokým počtem pinů.
Návrhář platformy	Urychluje vývoj systému integrací IP funkcí a subsystémů (kolekce IP funkcí) pomocí hierarchického přístupu a vysoce výkonného propojení založeného na architektuře network-on-a-chip.
Běžná IP jádra	Umožňuje vytvořit návrh na úrovni systému pomocí jader IP od společnosti Intel a od třetích stran IP partnerů Intel.
Syntéza	Poskytuje rozšířenou jazykovou podporu pro System Verilog a VHDL 2008.
Podpora skriptování	Podporuje operace z příkazového řádku a skriptování Tcl.
Přírůstková optimalizace	Nabízí rychlejší metodologii pro konvergenci k odhlášení návrhu. Tradiční montér stage se dělí na jemnější stages pro větší kontrolu nad tokem návrhu.
Částečná rekonfigurace	Vytváří fyzickou oblast na FPGA, kterou lze překonfigurovat pro provádění různých funkcí. Syntetizovat, umístit, směrovat, uzavřít načasování a generovat konfigurační bitové toky pro funkce implementované v regionu.
Blokové návrhové toky	Poskytuje flexibilitu opětovného použití časově uzavřených modulů nebo návrhových bloků napříč projekty a týmy.
Architektura Intel® HyperflexTM FPGA	Poskytuje zvýšený výkon jádra a energetickou účinnost pro zařízení Intel Agilex a Intel Stratix 10.
Fyzikální syntéza	Využívá znalosti o umístění příspěvku a zpoždění směrování návrhu ke zlepšení výkonu.
Design space explorer (DSE)	Zvyšuje výkon automatickým opakováním kombinací nastavení softwaru Intel Quartus Prime pro nalezení optimálních výsledků.
Rozsáhlé křížové sondování	Poskytuje podporu pro křížové testování mezi ověřovacími nástroji a zdrojem návrhu files.
Poradci pro optimalizaci	Poskytuje rady specifické pro návrh ke zlepšení výkonu, využití zdrojů a spotřeby energie.
Plánovač čipů	Zkracuje dobu ověřování při zachování načasování uzavření tím, že umožňuje implementaci malých změn návrhu po umístění a směrování během několika minut.
Časový analyzátor	Poskytuje nativní podporu Synopsys Design Constraint (SDC) a umožňuje vám vytvářet, spravovat a analyzovat složitá časová omezení a rychle provádět pokročilé ověřování časování.
Logický analyzátor signálu Tap	Podporuje nejvíce kanálů, nejvyšší rychlosti hodin, největší samphloubky souborů a nejpokročilejší spouštěcí schopnosti dostupné ve vestavěném logickém analyzátoru.
Systémová konzole	Umožňuje vám snadno ladit vaše FPGA v reálném čase pomocí transakcí čtení a zápisu. Umožňuje vám také rychle vytvořit grafické uživatelské rozhraní, které vám pomůže sledovat a odesílat data do vašeho FPGA.
Power Analyzer	Umožňuje přesně analyzovat a optimalizovat dynamickou i statickou spotřebu energie.
Designový asistent	Nástroj pro kontrolu pravidel návrhu, který vám umožní rychleji se dostat k uzavření návrhu snížením počtu potřebných iterací a umožněním rychlejších iterací s cíleným vedením poskytovaným nástrojem v různých stages kompilace.
Fraktální syntéza	Umožňuje softwaru Intel Quartus Prime efektivně zabalit aritmetické operace do logických zdrojů FPGA, což vede k výrazně lepšímu výkonu.
partneři EDA	Nabízí softwarovou podporu EDA pro syntézu, funkční a načasovací simulaci, statickou časovou analýzu, simulaci na úrovni desky, analýzu integrity signálu a formální ověření. Chcete-li zobrazit úplný seznam partnerů, navštivte www.intel.com/fpgaedapartners.

Úvodní kroky

Krok 1: Stáhněte si bezplatný software Intel Quartus Prime Lite Edition na adrese www.intel.com/quartus
Krok 2: Zorientujte se pomocí interaktivního výukového programu Intel Quartus Prime Software Po instalaci otevřete interaktivní výukový program na uvítací obrazovce.
Krok 3: Přihlaste se na školení na www.intel.com/fpgatraining

© Intel Corporation. Intel, logo Intel a další značky Intel jsou ochranné známky společnosti Intel Corporation nebo jejích dceřiných společností. Jiná jména a značky mohou být nárokovány jako vlastnictví jiných.