Intel Quartus Prime Design Software User Guide

Cuntenuti ammuccià

1 Intel Quartus Prime Design Software

2 INTRODUZIONE

3 STRUMENTI DI Sviluppu supplementari

4 SUMARIO DI CARATTERISTICHE DI SOFTWARE INTEL QUARTUS PRIME DESIGN

5 Passi per principià

6 Documenti / Risorse

6.1 Referenze

7 Posti cunnessi

Intel Quartus Prime Design Software

INTRODUZIONE

U Software Intel® Quartus® Prime hè rivoluzionariu in u rendiment è a produtividade per i disinni FPGA, CPLD è SoC, chì furnisce una strada rapida per cunvertisce u vostru cuncettu in realtà. U Software Intel Quartus Prime supporta ancu assai strumenti di terzu per sintesi, analisi di timing statica, simulazione à livellu di bordu, analisi di integrità di signale è verificazione formale.

INTEL QUARTUS PRIME DESIGN SOFTWARE			DISPONIBILITÀ
INTEL QUARTUS PRIME DESIGN SOFTWARE			PRO EDIZIONE ($)	STANDARD EDIZIONE ($)	LITE EDIZIONE (GRATU)
Supportu di u dispositivu	Serie Intel® Agilex™		P
	Serie Intel® Stratix®	IV, V		P
	Serie Intel® Stratix®	10	P
	Serie Intel® Arria®	II			P1
		II, V		P
		10	P	P
	Serie Intel® Cyclone®	IV, V		P	P
		10 LP		P	P
		10 GX	P2
	Serie Intel® MAX®	II, V, 10		P	P
Flussu di Design	Reconfigurazione parziale		P	P3
	Disegnu basatu in blocchi		P
	Ottimisazione incrementali		P
Ingressu di Design / Pianificazione	IP Base Suite		P	P	Disponibile per compra
	Compilatore Intel® HLS		P	P	P
	Designer di piattaforma (Standard)			P	P
	Designer di piattaforma (Pro)		P
	Pianificatore di partizioni di cuncepimentu		P	P
	Chip Planner		P	P	P
	Pianificatore di l'interfaccia		P
	Regioni di Logic Lock		P	P
	VHDL		P	P	P
	Verilog		P	P	P
	SystemVerilog		P	P4	P4
	VHDL-2008		P	P4
Simulazione Funziunale	Logiciel Questa*-Intel® FPGA Starter Edition		P	P	P
Simulazione Funziunale	Logiciel Questa*-Intel® FPGA Edition		P5	P5	P 65
Cumpilazione (Sintesi & Locu è Percorsu)	Fitter (Locu è Percorsu)		P	P	P
	A piazza precoce		P
	Registrate retiming		P	P
	Sintesi frattale		P
	Supportu multiprocessore		P	P
Timing and Power Verification	Analizzatore di timing		P	P	P
	Design Space Explorer II		P	P	P
	Analizzatore di putenza		P	P	P
	Calculatrice di putenza è termale		P6
Debug in u sistema	Segnale Tap Analyzer logicu		P	P	P
	Strumenta di transceiver		P	P
	Intel Advanced Link Analyzer		P	P
Supportu di u Sistema Operativu (OS).	Supportu Windows/Linux 64 bit		P	P	P
prezzu			Cumprate Fixed - $ 3,995 Float - $ 4,995	Cumprate Fixed - $ 2,995 Float - $ 3,995	Gratuitu
Scaricate			Scaricate avà	Scaricate avà	Scaricate avà

Notes

L'unicu Arria II FPGA supportatu hè u dispusitivu EP2AGX45.

U supportu di u dispositivu Intel Cyclone 10 GX hè dispunibule gratuitamente in u software Pro Edition.
Disponibile solu per i dispositi Cyclone V è Stratix V è richiede una licenza di ricunfigurazione parziale.

Supportu di lingua limitata.
Richiede una licenza addiziale.

Integratu in u Software Intel Quartus Prime è dispunibule cum'è strumentu standalone. Supporta solu i dispositi Intel Agilex è Intel Stratix 10.

STRUMENTI DI Sviluppu supplementari

Intel® FPGA SDK per OpenCLTM	• Nisuna licenza supplementu hè necessariu. •Supporta cù u Software Intel Quartus Prime Pro/Standard Edition. • A stallazione di u software file include u software Intel Quartus Prime Pro/Standard Edition è u software OpenCL.
Compilatore Intel HLS	• Nisuna licenza addiziale necessaria. • Avà dispunibule cum'è scaricamentu separatu. • Supportatu cù u Software Intel Quartus Prime Pro Edition.
DSP Builder per Intel® FPGA	• Licenze supplementari sò richiesti. •DSP Builder per Intel FPGAs (Advanced Blockset solu) hè supportatu cù u Software Intel Quartus Prime Pro Edition per Intel Agilex, Intel Stratix 10, Intel Arria 10 è Intel Cyclone 10 GX.
Nios® II Embedded Design Suite	• Nisuna licenza supplementu hè necessariu. •Supportatu cù tutte e edizioni di u Software Intel Quartus Prime. •Includes Nios II arnesi di sviluppu prugrammu è biblioteche.
Intel® SoC FPGA Embedded Development Suite (SoC EDS)	• Richiede licenze supplementari per Arm* Development Studio per Intel® SoC FPGA (Arm* DS per Intel® SoC FPGA). • U SoC EDS Standard Edition hè supportatu cù u Software Intel Quartus Prime Lite/Standard Edition è u SoC EDS Pro Edition hè supportatu cù u Software Intel Quartus Prime Pro Edition.

OpenCL è u logu OpenCL sò marchi di Apple Inc. utilizati cù permessu di Khronos.

SUMARIO DI CARATTERISTICHE DI SOFTWARE INTEL QUARTUS PRIME DESIGN

Pianificatore di l'interfaccia	Permette di creà rapidamente u vostru disignu I/O utilizendu cuntrolli di legalità in tempu reale.
Pin planner	Facilita u prucessu di assignazione è gestione di l'assignazioni di pin per disinni di alta densità è di pin-count.
Designer di piattaforma	Accelera u sviluppu di u sistema integrendu e funzioni IP è i sottosistemi (raccolta di funzioni IP) utilizendu un approcciu gerarchicu è una interconnessione d'alta prestazione basata nantu à una architettura di rete-on-a-chip.
Core IP off-the-shelf	Permette di custruisce u vostru disignu à livellu di sistema utilizendu core IP da Intel è da i partenarii IP di terzu Intel.
Sintesi	Fornisce un supportu di lingua allargatu per System Verilog è VHDL 2008.
Supportu di scrittura	Supporta l'operazione di linea di cumanda è scripting Tcl.
Ottimisazione incrementali	Offre una metodulugia più veloce per cunverge à cuncepisce u sign-off. L'installatore tradiziunale stage hè divisu in più fine stages per più cuntrollu di u flussu di disignu.
Reconfigurazione parziale	Crea una regione fisica nantu à a FPGA chì pò esse cunfigurata per eseguisce diverse funzioni. Sintetizà, piazzate, percorsu, chjude u timing, è generà bitstreams di cunfigurazione per e funzioni implementate in a regione.
Flussi di disignu basatu in blocchi	Fornisce flessibilità di riutilizà moduli chjusi di timing o blocchi di cuncepimentu in prughjetti è squadre.
Architettura Intel® HyperflexTM FPGA	Fornisce un rendimentu core aumentatu è efficienza energetica per i dispositi Intel Agilex è Intel Stratix 10.
Sintesi fisica	Utilizà a cunniscenza di u ritardu di u postu è di u routing di un disignu per migliurà u rendiment.
Esploratore spaziale di cuncepimentu (DSE)	Aumenta u rendiment iterendu automaticamente attraversu cumminazzioni di paràmetri di u software Intel Quartus Prime per truvà risultati ottimali.
Pruvazione incruciata estensiva	Fornisce supportu per a prova incruciata trà strumenti di verificazione è fonte di disignu files.
Cunsiglii di ottimisazione	Fornisce cunsiglii specifichi per u disignu per migliurà u rendiment, l'usu di risorse è u cunsumu di energia.
Pianificatore di chip	Riduce u tempu di verificazione mentre mantene a chjusura di u timing, permettendu chì i cambiamenti di designu di chjuche, post-piazzamentu è di routing sò implementati in minuti.
Analizzatore di timing	Fornisce un supportu nativu Synopsys Design Constraint (SDC) è vi permette di creà, gestisce è analizà restrizioni di timing cumplessu è eseguisce rapidamente verificazione avanzata di timing.
Analizzatore logicu di Signal Tap	Supporta a maiò parte di i canali, a velocità di clock più veloce, a più grande sample profondità, è e più avanzate capacità di attivazione dispunibuli in un analizzatore logicu integratu.
Console di sistema	Permette di debug facilmente u vostru FPGA in tempu reale utilizendu transazzioni di lettura è scrittura. Permette ancu di creà rapidamente una GUI per aiutà à monitorà è mandà dati in u vostru FPGA.
Analizzatore di putenza	Permette di analizà è ottimisà u cunsumu di energia dinamica è statica in modu precisu.
Assistant Design	Un strumentu di cuntrollu di e regule di cuncepimentu chì vi permette d'arrivà à a chjusura di cuncepimentu più veloce riducendu u numeru di iterazioni necessarii è permettendu iterazioni più veloci cù una guida mirata furnita da l'uttellu in diverse s.tages di compilation.
Sintesi frattale	Permette à u Software Intel Quartus Prime di imballà in modu efficiente l'operazioni aritmetiche in e risorse logiche di FPGA chì risultanu in un rendimentu significativamente migliuratu.
Partenarii EDA	Offre supportu di u software EDA per a sintesi, a simulazione funziunale è di u timing, l'analisi di u timing staticu, a simulazione à livellu di bordu, l'analisi di l'integrità di u signale è a verificazione formale. Per vede una lista cumpleta di i partenarii, visitate www.intel.com/fpgaedapartners.

Passi per principià

Passu 1: Scaricate u software gratuitu Intel Quartus Prime Lite Edition à www.intel.com/quartus
Passu 2: Orientatevi cù u tutoriale interattivu Intel Quartus Prime Software Dopu a stallazione, apre u tutoriale interattivu nantu à a pantalla di benvenuta.

Passu 3: Iscriviti à a furmazione à www.intel.com/fpgatraining

Documenti / Risorse

Intel Quartus Prime Design Software [pdfGuida di l'utente
Quartus Prime Design Software, Prime Design Software, Software Design, Software

Referenze

Manuale d'usu