intel Nios II Embedded Design Suite Release Notes
Nā memo hoʻokuʻu ʻia ʻo Nios II Design Suite
Hoʻopili kēia mau memo hoʻokuʻu i nā mana 13.1 a hiki i ka 15.0 o ka Altera® Nios® II Embedded Design Suite (EDS). Hōʻike kēia mau memo hoʻokuʻu i ka mōʻaukala hoʻoponopono no ka Nios II EDS. No ka papa inoa o nā hewa hou loa no ka Nios II EDS, e ʻimi i ka Pūnaehana ʻIke ma lalo o ke Kākoʻo ma ka Altera webpaena. Hiki iā ʻoe ke hoʻohana i ka Knowledge Base e ʻimi ai i ka hewa e pili ana i ka mana o ka huahana i hoʻopili ʻia a me nā pae ʻē aʻe.
ʻIke pili i ka Altera Knowledge Base
Moʻolelo Hoʻoponopono Huahana
Hōʻike ka papa ma lalo i ka mōʻaukala hoʻoponopono no ka Nios II EDS.
Nios II Hoʻokomo ʻia i ka moʻolelo hoʻoponopono hou
No ka ʻike hou aku e pili ana i nā hiʻohiʻona Nios II EDS, e nānā i nā puke lima Nios II.
Huina Intel. Ua mālama ʻia nā kuleana āpau. ʻO Intel, ka Intel logo, a me nā hōʻailona Intel ʻē aʻe he mau hōʻailona o Intel Corporation a i ʻole kāna mau lālā. Mālama ʻo Intel i ka hana o kāna mau huahana FPGA a me semiconductor i nā kikoʻī o kēia manawa e like me ka palapala hōʻoia maʻamau o Intel, akā aia ke kuleana e hoʻololi i nā huahana a me nā lawelawe i kēlā me kēia manawa me ka ʻole o ka hoʻolaha. ʻAʻole ʻo Intel i kuleana a i ʻole kuleana e puka mai ana mai ka noi a i ʻole ka hoʻohana ʻana i kekahi ʻike, huahana, a i ʻole lawelawe i wehewehe ʻia ma ʻaneʻi koe wale nō i ʻae ʻia ma ke kākau ʻana e Intel. Manaʻo ʻia nā mea kūʻai aku Intel e loaʻa i ka mana hou o nā kikoʻī o nā hāmeʻa ma mua o ka hilinaʻi ʻana i kekahi ʻike i paʻi ʻia a ma mua o ke kau ʻana i nā kauoha no nā huahana a i ʻole nā lawelawe. * Hiki ke koi ʻia nā inoa a me nā hōʻailona ʻē aʻe ma ke ʻano he waiwai o nā poʻe ʻē aʻe.
ʻIke pili
- Nios II Classic Processor Reference Handbook
- Nios II Classic Software Developer's Handbook
- Nios II Gen2 Puke Kuhikuhi
- ʻO Nios II Gen2 Pūnaehana Hoʻomohala Pūnaewele
Nios II EDS v15.0 Hou
Aia ka v15.0 Nios II EDS i nā hiʻohiʻona hou a i hoʻonui ʻia:
- Mea hoʻokele hoʻololi analog-to-digital MAX 10 hou (ADC) HAL
- Keaukaha HAL Queueed Serial Peripheral Interface (QSPI).
- Hoʻonui i ke Keaukaha MAX 10 ADC HAL
- Ua hoʻonui ʻia ʻo Nios II GNU toolchain i v4.9.1
- Kākoʻo i hoʻomaikaʻi ʻia no ka loiloi manawa loulou (-flto)— Ka mana hou aʻe ma luna o ka hoʻonui ʻana i nā kuhikuhi kuhikuhi honua me ka hoʻohana ʻana i mgpopt=[ʻaʻohe, kūloko, honua, ʻikepili, āpau]
- Hiki ke hoʻopaʻa ʻia ka nānā ʻana i ka pointer null (mea hou ma GNU v4.9.1) me –fno-delete-null-pointer-checks
- Ua ʻae ʻia ʻo Nios II Linux kernel a me nā ʻāpana hāmeʻa ma luna o High-profile nā pilikia i hoʻoholo ʻia:
- Hoʻoponopono ʻia nā pilikia hoʻokele EPCQ HAL
- Hoʻopaʻa ʻia ka mīkini hana newlib maʻamau i ka pahu Windows Nios II
- Ke hana pololei nei ʻo stdin ma Windows
Nios II EDS v14.1 Hou
Nios II Gen2 Mea Kaʻina Hana
ʻO ka mana hope o ka Nios II he 14.0 a ua kapa ʻia ʻo Nios II Classic. Ua kapa ʻia nā mana Nios II ma hope o kēia kūkulu ʻana ʻo Nios II Gen2. ʻO nā kaʻina hana Nios II Gen2 i kūpono me nā kaʻina hana Nios II Classic, akā loaʻa nā hiʻohiʻona hou:
- Nā koho no ka laulā helu 64-bit
- Māhele hoʻomanaʻo peripheral koho
- ʻOi aku ka wikiwiki a me nā ʻōlelo aʻoaʻo helu helu
Nā IP hoʻokomo hou no 14.1
Aia ka papa inoa o nā IP hou:
- HPS Ethernet converter IPs - ʻAe kēia iā ʻoe e hāʻawi i nā pine HPS Ethernet I/O
i nā pine FPGA I/O a hoʻololi iā lākou mai ka hōʻano GMII i RGMII a i ʻole SGMII.
Nānā: He kōkua nui kēia inā hoʻopaʻa ʻia ʻoe e ka HPS I/O. - Nā ʻōhua IP kikoʻī o ka ʻohana hou:
- Arria 10 - TPIU trace IP. ʻO Trace ka mea hana hope loa i ka debug software runtime, e like me Signaltap no ka hoʻomohala FPGA. Hiki i kēia IP ke hiki i nā mea hoʻomohala ke hoʻokuʻu aku i nā hōʻailona debug trace ARM® Cortex™-A9 i nā pine waho i hiki ke hoʻopili ʻia nā modula debug e like me Lauterbach® a i ʻole ARM Dstream, i ka A10 SoC Cortex-A9.
- Max 10 - Nā IP hou e hāʻawi ana i nā pilina pili Qsys i ka Max10 ADCs a me ka uila uila. Hoʻohana ʻia kēia mau IP hou i ka Max10 example designs. ʻO ka hoʻokuʻu 14.1 he ex houampnā hoʻolālā e hōʻike ana:
- Max 10 moe moe, no nā noi mana haʻahaʻa
- Analog I/O no nā mea hoʻomohala makemake e hoʻohana i nā ADC i hoʻohui ʻia
- Ka mana hoʻonohonoho pālua mai ka Max 10 on-chip configuration flash memory ʻO Cyclone® V a me ArriaV SoC golden system reference designs (GSRDs) ua hōʻano hou ʻia e kākoʻo i ka 14.1 ACDS a me SoC EDS hoʻokuʻu, ʻo ia ka mea e hoʻokomo koke lākou i ka SoC hoʻoponopono lako polokalamu ma 14.1 e like me ka PLL workaround i ka preloader.
Hoʻonui ʻia ke kākoʻo Host 64-Bit
Ma kēia hoʻokuʻu, ua hoʻohui ʻia ka mana 64-bit i nā mea hana penei:
- 64-bit nios2-gdb-server
- 64-bit nios2-flash-programmer
- 64-bit nios2-terminal
Nānā: I loko o ACDS, ua hoʻouna ʻia ʻelua mau kikowaena GDB a me ʻelua mau polokalamu uila uila.
Hoʻomaikaʻi i ke Kaiapuni Eclipse
Ua hoʻonui ʻia ke kaiapuni ʻo Eclipse i ka mana 4.3 e lawe mai i nā pono o ke kaiapuni hou i ka Nios II development suite. Aia nā ʻokoʻa koho laina kauoha ma waena o GCC v4.8.3 a me ka mana i kākoʻo mua ʻia. Inā loaʻa iā ʻoe kahi papahana i hana ʻia me kahi mana mua, pono ʻoe e hōʻano hou i kāu hanafiles a hana hou i kāu pūʻolo kākoʻo papa (BSP). Hāʻawi ka Free Software Foundation i nā hoʻoiho i loaʻa ma lalo o GCC Download a loaʻa nā memo hoʻokuʻu GCC piha ma lalo o GCC Releases.
ʻIke pili http://gcc.gnu.org/
Hoʻonui i ka Nios II GNU Toolchain
Ua hoʻomaikaʻi ʻia kēia mau mea hana:
- GCC i ka mana 4.8.3
- Hoʻohana ʻia ka loiloi manawa loulou ([flto]).
- GDB i ka mana 7.7
- newlib i ka mana 1.18
ʻO ke kaiapuni kūkulu ma ka Windows host platform i hoʻopaʻa ʻia e hāʻawi i nā manawa kūkulu wikiwiki. No example, kukulu i ke kumu webKe lawe nei ka polokalamu kikowaena i ka hapakolu o ka manawa ma mua.
Kākoʻo hou no Max10
Ma kēia hoʻokuʻu ʻana, ua hoʻohui ʻia ke kākoʻo no Max10 ma o ka hoʻohui ʻana o ka hoʻomaka ʻana o ka hoʻomanaʻo a me ke kākoʻo bootload no ka hoʻomanaʻo flash mea hoʻohana. Aia kahi mana beta o kahi hou file pono hoʻololi, i kapa ʻia ʻo alt-file-convert, ʻoi aku ka maʻalahi o ka lawe ʻana i kāu ʻikepili i ke ʻano kūpono no ka hoʻouka ʻana i ka uila.
Hoʻonui i ka EPCQ IP Peripheral
Ua hoʻohui ʻia ka polokalamu HAL a me ka bootloader kākoʻo no ka EPCQ soft IP peripheral i hoʻonui ʻia. Ua hoʻonui ʻia ka EPCQ IP core e hoʻohui i ke kākoʻo no ka mode x4 a me nā mea L, e hāʻawi wikiwiki ana i ka hāmeʻa EPCQ mai Nios a i ʻole nā haku kumu FPGA ʻē aʻe.
Nios II EDS v14.0 Hou
Kākoʻo 64-Bit Host
Kākoʻo ʻo Nios II Software Build Tools (SBT) v14.0 i nā ʻōnaehana host 64-bit.
Nānā: ʻAʻole kākoʻo hou ʻia nā pūʻali 32-bit.
Ua hoʻoneʻe ʻia nā mea pono Nios II i ka huahana Quartus II:
- nios2-gdb-server
- nios2-flash-programmer
- nios2-terminal
Hoʻopaʻa hoʻopaʻa manawa holo
I nā mana o mua o ka Nios II EDS, inā hiki ke nānā ʻia ka hoʻopaʻa ʻana i ka wā holo, hiki i ka ʻōnaehana Nios II ke pane ʻole. Hoʻoholo ʻia kēia pilikia ma v14.0.
Kākoʻo lele lōʻihi
I nā mana o mua o ka Nios II EDS, ʻaʻole i kākoʻo pono ka mea hoʻopili i nā lele lōʻihi (ma waho o kahi pae helu 256-MB). Hoʻoholo ʻia kēia pilikia ma v14.0
Kākoʻo Lako Launa 2
No ke kākoʻo piha ʻana iā Floating Point Hardware 2, pono ʻoe e hōʻuluʻulu hou i ka waihona C newlib. Ma ka Nios II EDS v13.1, ʻaʻole i hoʻopili ka mea hoʻopili i ka waihona C i hui hou ʻia me ka noi. Hoʻoholo ʻia kēia pilikia ma v14.0.
Kākoʻo ʻo Qsys Bridge
E hoʻomaka ana me v14.0, kākoʻo ka Nios II EDS i nā cores Address Span Extender a me IRQ Bridge.
Kākoʻo kaʻina hana Nios II Gen2
ʻO ka Core Processor Nios II Gen2
I ka v14.0, ka Nios II kaʻina hana i loaʻa muaview ka hoʻokō ʻana i ke kumu kaʻina hana Nios II Gen2, e kākoʻo ana i nā ʻohana polokalamu hou loa o Altera. Hāʻawi ka Nios II Gen2 processor core i ka nui a me ka hana e like me ke kaʻina hana Nios II mua, a ua kūpono me ka code processor Nios II Classic ma ka pae binary. ʻO ka holo ʻana o ka hāmeʻa a me HAL nā koho e kākoʻo i nā hiʻohiʻona Nios II Gen2. ʻO ke kaʻina hana no ka hana ʻana i nā BSP a me nā polokalamu kūkulu hale ua like ia, akā pono e hana hou ʻia nā BSP i hana ʻia no ka papa hana Nios II Classic.
Kākoʻo HAL no ke kaʻina hana Nios II Gen2
Hoʻonui ʻia ka Nios II Hardware Abstraction Layer (HAL) e kākoʻo i nā hiʻohiʻona Nios II Gen2:
- He 32-bit ka helu helu
- Nā ʻāpana hoʻomanaʻo ʻaoʻao (ʻaʻole paʻa ʻia).
- Palekana ECC ma ka waihona ʻikepili a me nā TCM ma ka Nios II/f core
Nios II Gen2 Processor Cores a me MAX 10 FPGA Support
Kākoʻo ʻia nā hāmeʻa MAX 10 FPGA e ka kaʻina hana Nios II Gen2, akā ʻaʻole na ka kaʻina hana Nios II Classic. No ka hoʻokō ʻana i kahi ʻōnaehana Nios II ma kahi hāmeʻa MAX 10, pono ʻoe e hoʻohana i ke kumu kaʻina hana Nios II Gen2. ʻO ka ʻāpana hoʻomanaʻo Altera On-chip Flash, i hoʻokomo ʻia ma 14.0, hiki iā Avalon-MM ke komo i ka hoʻomanaʻo uila ʻo MAX 10 mea hoʻohana. Me kēia ʻāpana, hiki i ka Nios II boot copier ke kope i ke code i RAM mai ka MAX 10 mea hoʻohana flash memory. 1.4.6.3.2. Kākoʻo Mea Hana no ka MAX 10 FPGA Hoʻohui ka HAL i ke kākoʻo hoʻokele kumu no ka MAX 10 analog i ka mea hoʻololi kikohoʻe (A/D). Hoʻonui ʻia nā pono polokalamu polokalamu Altera e kākoʻo i ka hoʻolālā ʻana i ka hoʻomanaʻo uila uila MAX 10.
He aha ka mea hou ma v14.0a10: ka Nios II Gen2 Processor a me Arria 10 FPGA Support
Kākoʻo ʻia nā hāmeʻa Arria 10 FPGA e ka kaʻina hana Nios II Gen2, akā ʻaʻole na ka papa hana Nios II maʻamau. No ka hoʻokō ʻana i kahi ʻōnaehana Nios II ma kahi hāmeʻa Arria 10, pono ʻoe e hoʻohana i ka Nios II Gen2 processor core.
Nios II EDS v13.1 Hou
Hoʻonui ʻia ʻo GCC i ka 4.7.3
Ma v13.1, ua hoʻonui hou ʻia ka Nios II Software Build Tools (SBT) e kākoʻo i ka mana v4.7.3 o GCC. Aia nā ʻokoʻa koho laina kauoha ma waena o GCC v4.7.3 a me ka mana i kākoʻo mua ʻia. Inā loaʻa iā ʻoe kahi papahana i hana ʻia me kahi mana mua, pono ʻoe e hōʻano hou i kāu hanafiles a hana hou i kāu pūʻolo kākoʻo papa (BSP).
Nānā: Hoʻohui ʻo GCC v4.7.3 i kekahi mau ʻōlelo aʻo a me nā memo hou. Inā ʻoe i hoʻohana i ke koho laina kauoha -Werror i ka mana o mua, ʻike paha ʻoe i nā hewa i manaʻo ʻole ʻia e nā ʻōlelo luhi hou. No nā kikoʻī e pili ana i ka hoʻokō Nios II GCC 4.7.3, e nānā iā Nios II GNU toolchain upgrade mai GCC 4.1.2 a i GCC 4.7.3 ma ka Altera Knowledge Base. Hāʻawi ka Free Software Foundation i alakaʻi no ka lawe ʻana i ka GCC 4.7, e kākau ana i nā pilikia maʻamau. Hiki ke loaʻa kēia alakaʻi ma GCC, ka GNU Compiler Collection, ma lalo o ka Porting to GCC 4.7. Loaʻa nā memo hoʻokuʻu GCC piha ma lalo o GCC Releases.
ʻIke pili
- Kahua ʻike Altera
- http://gcc.gnu.org/
Hoʻonui ʻia i ke kākoʻo aʻoaʻo maʻamau ʻo Floating Point
Ma v13.1, hoʻohui ʻo Qsys i kahi koho e koho i kahi ʻāpana hoʻonohonoho hoʻonohonoho maʻamau maʻamau, Floating Point Hardware 2. No ka lawe ʻana i ka advantagʻO ke kākoʻo polokalamu no nā ʻōlelo kuhikuhi Floating Point Hardware 2, e komo pū me altera_nios_custom_instr_floating_point_2.h, e koi ana iā GCC e kāhea i nā hana makemakika newlib (ma mua o nā hana makemakika GCC i kūkulu ʻia). Paipai ʻo Altera iā ʻoe e hoʻopili hou i ka newlib me ka hana maikaʻi loa.
Nānā: Mai hoʻohana i ka koho laina kauoha –mcustom -fpu-cfg no GCC. ʻAʻole kākoʻo kēia koho i nā ʻōlelo kuhikuhi Floating Point Hardware 2. Hoʻohui nā mea hana hana polokalamu Nios II (SBT) i kēlā me kēia -mcustom kauoha i ka hanafile e kākoʻo i nā ʻōlelo aʻo maʻamau ʻo Floating Point Hardware 2.
Kākoʻo ECC
E hoʻomaka ana i ka v13.1, hiki i ka Nios II Processor parameter hoʻoponopono iā ʻoe ke hoʻoikaika i ka pale ECC no nā RAM i loko o ke kaʻina hana a me ka cache kuhikuhi. Ma ka paʻamau, ʻaʻole hiki ke hoʻohana ʻia ʻo ECC ma ka hoʻonohonoho hou ʻana. No laila, pono ka lako polokalamu i ka pale ECC. Hiki i nā lako polokalamu ke hoʻokomo i nā hewa ECC i nā bit data RAM no ke kākoʻo ʻana i ka hoʻāʻo ʻana i ka mea hoʻokele ʻokoʻa ECC a me ka pahi hanana. Hoʻonui ʻia ka Nios II Hardware Abstraction Layer (HAL) e kākoʻo i ka hoʻomaka ʻana o ECC a me ka lawelawe ʻokoʻa.
Mea Hoʻopiʻi Boot Universal
I ka v13.1, ua hoʻonui ʻia ka mea kope pahu pahu Nios II e kākoʻo i nā ʻano mea uila hou aʻe. Ua kapa ʻia ka mea kope boot i hoʻonui ʻia ʻo ka universal boot copier. Hoʻopili ka Nios II boot copier i nā binaries noi mai nā polokalamu uila a hiki i ka hoʻomanaʻo maʻalahi. Waiho ʻia ka hoʻomanaʻo uila me ke kiʻi FPGA ma ka helu hoʻomanaʻo haʻahaʻa haʻahaʻa, a ukali ʻia e nā kiʻi binary noi Nios II. I nā hoʻokuʻu huahana mua, ua hoʻopaʻa ʻia ka nui kiʻi FPGA no kēlā me kēia ʻohana hāmeʻa. Eia nō naʻe, no nā mea hana ma ka ʻohana Cyclone V, Stratix V, a me Arria V, ʻokoʻa ka nui o ke kiʻi ma muli o nā ʻano like ʻole:
- ʻAno uila: Quad-output (EPCQ) a i ʻole ka puka hoʻokahi (EPCS) Hoʻonui ʻia ka polokalamu hoʻonohonoho hoʻonohonoho polokalamu.
- Hiki i ka mea uila uila: 128 a i ʻole 256 Mbits
- Hoʻopiʻi
- ʻO ka hoʻonohonoho hoʻonohonoho kikowaena kikowaena (SPI): ×1 a i ʻole ×4
- ʻO ka hoʻolālā ʻana o ka hāmeʻa: hoʻokahi a i ʻole ka cascaded
He mea paʻakikī i ka copier boot ke ʻike i ka hui ʻana o kēia manawa i hiki iā ia ke hoʻohana i ka nui kiʻi kūpono, a hiki ʻole i kekahi algorithm ke kākoʻo i nā hoʻonohonoho e hiki mai ana. No ka hoʻoponopono i kēia pilikia, hoʻohui ʻia kahi poʻomanaʻo i ke kiʻi FPGA e kuhikuhi i ka nui o ke kiʻi. Ma ka hoʻohana ʻana i ka nui o ke kiʻi mai ke poʻo, hiki i ka mea kope boot universal ke hana me kekahi hoʻonohonoho uila i nā polokalamu o kēia manawa a i ʻole ka wā e hiki mai ana. Hoʻopau hou ʻia ka pono sof2flash e kākoʻo i ka mea kope boot universal. ʻAʻole pili kēia hoʻololi i ka hiki o ka poloka hoʻomalu FPGA e hoʻolālā aunoa i ke kiʻi FPGA ma ka mana.
ʻIke ʻia a me Errata
Aia i loko o ka papa inoa nā pilikia i ʻike ʻia a me nā hewa, inā he:
- Aia kekahi ʻokoʻa liʻiliʻi i ka hana cache kaʻina hana Nios II Gen2 e pili ana i nā mea hoʻomohala e koho e hoʻohana i ka ʻano cache maʻamau ʻole o nā kaʻina hana maʻamau i kā lākou mau noi.
ʻIke pili
Altera Knowledge Base No ka ʻike hou aku e pili ana i nā pilikia i ʻike ʻia a me ka hewa a pehea e hana ai a puni lākou, e ʻimi i ka Altera Knowledge Base.
- Nios II Embedded Design Suite Hoʻouna Manaʻo Manaʻo
Palapala / Punawai
 |
intel Nios II Embedded Design Suite Release Notes [pdf] Na kuhikuhi Nios II, Nā memo hoʻokuʻu i hoʻopaʻa ʻia, Nios II i hoʻopaʻa ʻia i nā memo hoʻokuʻu, nā memo hoʻokuʻu ʻo Design Suite. |
