Espressif ESP32-C6-Serie SoC
 Errata Benutzerhandbuch
Espressif ESP32-C6 Series SoC Errata-Benutzerhandbuch
Einführung
Dieses Dokument beschreibt bekannte Fehler in der SoC-Serie ESP32-C6.
Espressif ESP32-C6 Serie SoC Errata - Espressif Systems
Inhalt verstecken
1 Chip-Identifikation
2 Errata-Beschreibung
3 3 RISC-V-CPU
4 Zugehörige Dokumentation und Ressourcen
5 Änderungsverlauf
6 Dokumente / Ressourcen
6.1 Verweise

Chip-Identifikation

Notiz:
Überprüfen Sie den Link oder den QR-Code, um sicherzustellen, dass Sie die neueste Version dieses Dokuments verwenden:
https://espressif.com/sites/default/files/documentation/esp32-c6_errata_en.pdf
QR-Code-Symbol
1 Chip-Revision
Espressif stellt vor vM.X Nummerierungsschema zur Anzeige von Chiprevisionen.
M – Hauptnummer, die die Hauptrevision des Chipprodukts angibt. Ändert sich diese Nummer, bedeutet dies, dass die für die vorherige Produktversion verwendete Software mit dem neuen Produkt nicht kompatibel ist und die Softwareversion für die Verwendung des neuen Produkts aktualisiert werden muss.
X – Minor-Nummer, die die Minor-Revision des Chip-Produkts angibt. Ändert sich diese Nummer, bedeutet dies, dass
Die für die vorherige Produktversion verwendete Software ist mit dem neuen Produkt kompatibel und es ist kein Software-Upgrade erforderlich.
Das vM.X-Schema ersetzt zuvor verwendete Chip-Revisionsschemata, einschließlich ECOx-Nummern, Vxxx und andere Formate, falls vorhanden.
Die Chiprevision wird identifiziert durch:
  • eFuse-Feld EFUSE_RD_MAC_SPI_SYS_3_REG[23:22] und EFUSE_RD_MAC_SPI_SYS_3_REG[21:18]
Tabelle 1: Chip-Revisionsidentifizierung durch eFuse-Bits
Espressif ESP32-C6 Serie SoC Errata - Tabelle 1 Chip Revision Identifikation durch eFuse Bits
  • Espressif Tracking-Informationen Linie in Chipmarkierung
Espressif ESP32-C6 Serie SoC Errata - Abbildung 1
Abbildung 1: Chip-Markierungsdiagramm
Tabelle 2: Chip-Revisionsidentifizierung durch Chip-Markierung
Espressif ESP32-C6 Serie SoC Errata - Tabelle 2 Chip Revision Identifizierung durch Chip Markierung
  • Spezifikationskennung Linie in Modulmarkierung
Espressif ESP32-C6 Serie SoC Errata - Abbildung 2
Abbildung 2: Modulbeschriftungsdiagramm
Tabelle 3: Chip-Revisionsidentifizierung anhand der Modulmarkierung
Espressif ESP32-C6 Serie SoC Errata - Tabelle 3 Chip-Revisionsidentifizierung durch Modulmarkierung
Notiz:

2 Zusätzliche Methoden

Einige Fehler im Chipprodukt müssen nicht auf Siliziumebene oder mit anderen Worten in einer neuen Chiprevision behoben werden.
In diesem Fall kann der Chip durch den Datumscode in der Chipmarkierung identifiziert werden (siehe Abbildung 1). Weitere Informationen finden Sie unter
bitte beziehen Sie sich auf Verpackungsinformationen für Espressif-Chips.
Module, die um den Chip herum gebaut werden, können durch die PW-Nummer im Produktetikett identifiziert werden (siehe Abbildung 3). Weitere Informationen finden Sie unter Verpackungsinformationen für Espressif-Module.
Espressif ESP32-C6 Serie SoC Errata - Abbildung 3
Abbildung 3: Modul-Produktetikett
Notiz:
Bitte beachten Sie: PW-Nummer ist nur für Rollen vorgesehen, die in Feuchtigkeitsbarrierebeuteln aus Aluminium (MBB) verpackt sind.

Errata-Beschreibung

Tabelle 4: Errata-Zusammenfassung
Espressif ESP32-C6 Serie SoC Errata - Tabelle 4 Errata Zusammenfassung

3 RISC-V-CPU

3.1 Möglicher Deadlock aufgrund der Ausführung von Anweisungen außerhalb der Reihenfolge beim Schreiben in den LP-SRAM
Beschreibung
Wenn die HP-CPU Anweisungen (Anweisung A und Anweisung B nacheinander) im LP-SRAM ausführt, folgen Anweisung A und Anweisung B zufällig den folgenden Mustern:
  • Anweisung A beinhaltet das Schreiben in den Speicher. Beispielamples: sw/sh/sb
  • Bei Anweisung B wird nur auf den Befehlsbus zugegriffen. Beispielamples: nop/jal/jalr/lui/auipc
  • Die Adresse der Anweisung B ist nicht 4-Byte ausgerichtet
Die von Anweisung A in den Speicher geschriebenen Daten werden erst festgeschrieben, nachdem Anweisung B vollständig ausgeführt wurde. Dies birgt das Risiko, dass nach dem Schreiben von Anweisung A in den Speicher das Schreiben von Anweisung A nie abgeschlossen wird, wenn in Anweisung B eine Endlosschleife ausgeführt wird.
Problemumgehungen
Wenn dieses Problem auftritt oder wenn Sie den Assemblercode überprüfen und das oben genannte Muster sehen,
  • Fügen Sie zwischen Anweisung A und der Endlosschleife eine Zaunanweisung hinzu. Dies kann durch die Verwendung der Schnittstelle rv_utils_memory_barrier in ESP-IDF erreicht werden.
  • Ersetzen Sie die Endlosschleife durch die Anweisung wfi. Dies kann durch die Verwendung der Schnittstelle rv_utils_wait_for_intr in ESP-IDF erreicht werden.
  • Deaktivieren Sie die RV32C-Erweiterung (komprimiert) beim Kompilieren von Code, der im LP SRAM ausgeführt werden soll, um Anweisungen mit nicht 4-Byte-ausgerichteten Adressen zu vermeiden.
Lösung
Wird in zukünftigen Chiprevisionen behoben.
4 Uhr
4.1 Ungenaue Kalibrierung der RC_FAST_CLK-Uhr
Beschreibung
Im ESP32-C6-Chip liegt die Frequenz der RC_FAST_CLK-Taktquelle zu nahe an der Referenztaktfrequenz (40 MHz XTAL_CLK), wodurch eine genaue Kalibrierung unmöglich wird. Dies kann sich auf Peripheriegeräte auswirken, die RC_FAST_CLK verwenden und strenge Anforderungen an die genaue Taktfrequenz stellen.
Informationen zu Peripheriegeräten, die RC_FAST_CLK verwenden, finden Sie im technischen Referenzhandbuch für ESP32-C6 > Kapitel „Reset und Uhr“.
Problemumgehungen
Verwenden Sie anstelle von RC_FAST_CLK andere Taktquellen.
Lösung
In Chiprevision v0.1 behoben.
5 Zurücksetzen
5.1 Ein durch den RTC-Watchdog-Timer ausgelöster Systemreset kann nicht korrekt gemeldet werden
Beschreibung
Wenn der RTC-Watchdog-Timer (RWDT) einen Systemreset auslöst, kann der Reset-Quellcode nicht korrekt gespeichert werden. Daher ist die gemeldete Reset-Ursache unbestimmt und könnte falsch sein.
Problemumgehungen
Keine Problemumgehung.
Lösung
In Chiprevision v0.1 behoben.
6 RMT
6.1 Der Signalpegel im Ruhezustand kann im RMT-Dauer-TX-Modus fehlerhaft sein
Beschreibung
Wenn im RMT-Modul von ESP32-C6 der kontinuierliche TX-Modus aktiviert ist, wird erwartet, dass die Datenübertragung stoppt, nachdem die Daten für RMT_TX_LOOP_NUM_CHn Runden gesendet wurden, und dass danach der Signalpegel im Leerlaufzustand durch das Feld „Level“ des Endmarkers gesteuert werden sollte.
In der Realität wird jedoch nach dem Stoppen der Datenübertragung der Signalpegel im Ruhezustand des Kanals nicht durch das Feld „Pegel“ des Endmarkers gesteuert, sondern durch den Pegel in den zurückgesendeten Daten, der unbestimmt ist.
Problemumgehungen
Benutzern wird empfohlen, RMT_IDLE_OUT_EN_CHn auf 1 zu setzen, um nur Register zur Steuerung des Leerlaufpegels zu verwenden.
Dieses Problem wurde seit der ersten ESP-IDF-Version umgangen, die den kontinuierlichen TX-Modus unterstützt (v5.1). In diesen Versionen von ESP-IDF ist es so konfiguriert, dass der Leerlaufpegel nur über Register gesteuert werden kann.
Lösung
Keine Lösung geplant.
7 Wi-Fi
7.1 ESP32-C6 kann kein 802.11mc FTM-Initiator sein
Beschreibung
Die in der 3mc Fine Time Measurement (FTM) verwendete Zeit von T802.11 (d. h. die Zeit des Abgangs der ACK vom Initiator) kann nicht korrekt erfasst werden, und daher kann ESP32-C6 nicht der FTM-Initiator sein.
Problemumgehungen
Keine Problemumgehung.
Lösung
Wird in zukünftigen Chiprevisionen behoben.

Zugehörige Dokumentation und Ressourcen

Verwandte Themen
Entwicklerzone
  • ESP-IDF-Programmierhandbuch für ESP32-C6 – Ausführliche Dokumentation für das ESP-IDF-Entwicklungsframework.
  • ESP-IDF und andere Entwicklungsframeworks auf GitHub.
    https://github.com/espressif
  • ESP32 BBS Forum – Engineer-to-Engineer (E2E) Community für Espressif-Produkte, in der Sie Fragen stellen, Wissen austauschen, Ideen erkunden und gemeinsam mit anderen Ingenieuren bei der Lösung von Problemen helfen können.
    https://esp32.com/
  • The ESP Journal – Best Practices, Artikel und Notizen von Espressif-Leuten.
    https://blog.espressif.com/
  • Siehe die Registerkarten SDKs und Demos, Apps, Tools, AT-Firmware.
    https://espressif.com/en/support/download/sdks-demos
Produkte
Kontaktieren Sie uns

Änderungsverlauf

Espressif ESP32-C6 Serie SoC Errata - Revisionsverlauf
Espressif ESP32-C6 Serie SoC Errata - Haftungsausschluss und Copyright-Hinweis
Haftungsausschluss und Urheberrechtshinweis
Informationen in diesem Dokument, einschließlich URL Referenzen, können ohne vorherige Ankündigung geändert werden.
ALLE INFORMATIONEN VON DRITTANBIETERN IN DIESEM DOKUMENT WERDEN OHNE GEWÄHRLEISTUNGEN FÜR SEINE AUTHENTIZITÄT UND GENAUIGKEIT BEREITGESTELLT.
FÜR DIESES DOKUMENT WIRD KEINE GEWÄHRLEISTUNG FÜR SEINE MARKTFÄHIGKEIT, NICHTVERLETZUNG VON RECHTEN DRITTER, EIGNUNG FÜR EINEN BESTIMMTEN ZWECK GEWÄHRT, NOCH ERGIBT SICH EINE SONSTIGE GEWÄHRLEISTUNG, DIE SICH AUS VORSCHLÄGEN, SPEZIFIKATIONEN ODER SAMPLE.
Jegliche Haftung, einschließlich der Haftung für die Verletzung von Schutzrechten, im Zusammenhang mit der Verwendung der Informationen in diesem Dokument wird ausgeschlossen. Hierin werden keine ausdrücklichen oder stillschweigenden Lizenzen, weder durch Rechtsverwirkung noch auf andere Weise, an geistigen Eigentumsrechten gewährt.
Das Wi-Fi Alliance-Mitgliedslogo ist eine Marke der Wi-Fi Alliance. Das Bluetooth-Logo ist ein eingetragenes Warenzeichen von Bluetooth SIG.
Alle in diesem Dokument erwähnten Handelsnamen, Warenzeichen und eingetragenen Warenzeichen sind Eigentum ihrer jeweiligen Inhaber und werden hiermit anerkannt.
Copyright © 2023 Espressif Systems (Shanghai) Co., Ltd. Alle Rechte vorbehalten.

Dokumente / Ressourcen

Espressif ESP32-C6 Serie SoC Errata [pdf] Benutzerhandbuch
ESP32-C6-Serie SoC-Errata, ESP32-C6-Serie, SoC-Errata, Errata

Verweise

Hinterlasse einen Kommentar

Deine E-Mail-Adresse wird nicht veröffentlicht. Pflichtfelder sind markiert *