Altera Cyclone V Hard Processor System Technical Reference Manual
Panimula
Ang Altera Cyclone V Hard Processor System (HPS) ay nagsasama ng isang dual-core ARM® Cortex™-A9 processor na may maraming hanay ng mga peripheral at programmable logic sa isang chip. Dinisenyo upang pagsamahin ang flexibility ng FPGA fabric sa pagganap at kadalian ng paggamit ng isang hard processor core, tina-target nito ang mga application na nangangailangan ng mababang power, mataas na kahusayan, at cost-effectiveness. Karaniwan itong ginagamit sa pang-industriya na kontrol, automotive, komunikasyon, at mga naka-embed na system.
Mga FAQ
Ano ang Cyclone V HPS?
Ang Cyclone V HPS ay isang sistema sa chip SoC na pinagsasama ang ARM Cortex A9 dual-core processor na may Altera FPGA fabric sa isang chip.
Ano ang mga pangunahing bahagi ng HPS?
Kabilang dito ang dual core ARM Cortex A9 processor, SDRAM controller, NAND NOR flash controllers, USB, Ethernet, UART, I2C, SPI, at DMA controllers.
Anong mga memory interface ang sinusuportahan ng Cyclone V HPS?
Sinusuportahan nito ang DDR3 DDR2 LPDDR2 SDRAM sa pamamagitan ng hard memory controller na isinama sa subsystem ng HPS.
Paano nakikipag-ugnayan ang HPS sa tela ng FPGA?
Sa pamamagitan ng high-bandwidth interconnects tulad ng AXI bridges HPS to FPGA, FPGA to HPS, lightweight bridges, at FPGA to HPS SDRAM access.
Anong mga operating system ang tugma sa HPS?
Kabilang sa mga sikat na opsyon sa OS ang Linux tulad ng Yocto o Debian, FreeRTOS, at bare-metal software sa pamamagitan ng ARM DS 5 o GCC toolchain.
Maaari ko bang i-program ang FPGA at HPS nang independyente?
Oo, ang HPS at FPGA ay mga independiyenteng subsystem ngunit mahigpit na isinama. Maaari kang mag-boot ng Linux sa HPS habang ginagamit ang FPGA para sa real-time na lohika.
Anong mga tool ang ginagamit upang bumuo para sa Cyclone V HPS?
Ang Intel na dating Altera ay nagbibigay ng Quartus Prime para sa disenyo ng FPGA at SoC EDS Embedded Design Suite para sa pagbuo ng ARM.
Paano pinapagana at naorasan ang Cyclone V HPS?
Gumagamit ito ng maraming power rails at nagbibigay-daan sa flexible clocking na may mga PLL at oscillator na ibinabahagi sa pagitan ng FPGA at HPS.
Sinusuportahan ba nito ang secure na boot o encryption?
Oo, sa mga opsyon sa pagsasaayos, sinusuportahan ng HPS ang secure na boot sa pamamagitan ng mga naka-encrypt na bitstream at pagpapatunay.
Ano ang JTAG o available ang mga opsyon sa pag-debug?
Maaari kang mag-debug sa pamamagitan ng USB Blaster, JTAG, at Serial Wire Debug SWD, at ARM DS 5 debugger o GDB.