សៀវភៅណែនាំបច្ចេកទេសរបស់ប្រព័ន្ធដំណើរការរឹង Altera Cyclone V

សេចក្តីផ្តើម

Altera Cyclone V Hard Processor System (HPS) រួមបញ្ចូលប្រព័ន្ធដំណើរការ dual-core ARM® Cortex™-A9 ជាមួយនឹងសំណុំឧបករណ៍ដ៏សំបូរបែប និងតក្កវិជ្ជាដែលអាចសរសេរកម្មវិធីបាននៅលើបន្ទះឈីបតែមួយ។ ត្រូវបានរចនាឡើងដើម្បីរួមបញ្ចូលគ្នានូវភាពបត់បែននៃក្រណាត់ FPGA ជាមួយនឹងការអនុវត្ត និងភាពងាយស្រួលនៃការប្រើប្រាស់នៃស្នូលដំណើរការរឹង វាកំណត់គោលដៅកម្មវិធីដែលត្រូវការថាមពលទាប ប្រសិទ្ធភាពខ្ពស់ និងប្រសិទ្ធភាពចំណាយ។ វាត្រូវបានគេប្រើជាទូទៅនៅក្នុងការគ្រប់គ្រងឧស្សាហកម្ម រថយន្ត ទំនាក់ទំនង និងប្រព័ន្ធបង្កប់។

សំណួរគេសួរញឹកញាប់

តើព្យុះស៊ីក្លូន V HPS គឺជាអ្វី?

Cyclone V HPS គឺជាប្រព័ន្ធមួយនៅលើបន្ទះឈីប SoC ដែលរួមបញ្ចូលគ្នានូវប្រព័ន្ធដំណើរការ dual-core ARM Cortex A9 ជាមួយនឹងក្រណាត់ Altera FPGA នៅក្នុងបន្ទះឈីបតែមួយ។

តើសមាសធាតុសំខាន់ៗរបស់ HPS មានអ្វីខ្លះ?

វារួមបញ្ចូលប្រព័ន្ធដំណើរការ ARM Cortex A9 ស្នូលពីរ, ឧបករណ៍បញ្ជា SDRAM, ឧបករណ៍បញ្ជា NAND NOR flash, ឧបករណ៍បញ្ជា USB, អ៊ីសឺរណិត, UART, I2C, SPI និងឧបករណ៍បញ្ជា DMA ។

តើចំណុចប្រទាក់អង្គចងចាំអ្វីខ្លះដែលត្រូវបានគាំទ្រដោយ Cyclone V HPS?

វាគាំទ្រ DDR3 DDR2 LPDDR2 SDRAM តាមរយៈឧបករណ៍បញ្ជាអង្គចងចាំរឹងដែលរួមបញ្ចូលនៅក្នុងប្រព័ន្ធរង HPS ។

តើ HPS ទាក់ទងជាមួយក្រណាត់ FPGA យ៉ាងដូចម្តេច?

តាមរយៈការតភ្ជាប់អន្តរកម្រិតបញ្ជូនខ្ពស់ដូចជា AXI ស្ពាន HPS ទៅ FPGA, FPGA ទៅ HPS, ស្ពានទម្ងន់ស្រាល និងការចូលប្រើ FPGA ទៅ HPS SDRAM ។

តើប្រព័ន្ធប្រតិបត្តិការណាដែលត្រូវគ្នាជាមួយ HPS?

ជម្រើសប្រព័ន្ធប្រតិបត្តិការពេញនិយមរួមមានលីនុចដូចជា Yocto ឬ Debian, FreeRTOS និងកម្មវិធីដែកទទេតាមរយៈ ARM DS 5 ឬ GCC toolchains ។

តើខ្ញុំអាចរៀបចំកម្មវិធី FPGA និង HPS ដោយឯករាជ្យបានទេ?

បាទ HPS និង FPGA គឺជាប្រព័ន្ធរងឯករាជ្យ ប៉ុន្តែរួមបញ្ចូលគ្នាយ៉ាងតឹងរ៉ឹង។ អ្នកអាចចាប់ផ្ដើមលីនុចនៅលើ HPS ខណៈពេលដែលប្រើ FPGA សម្រាប់តក្កវិជ្ជាពេលវេលាជាក់ស្តែង។

តើ​ឧបករណ៍​អ្វីខ្លះ​ដែល​ត្រូវ​បាន​គេ​ប្រើ​ដើម្បី​អភិវឌ្ឍ​សម្រាប់ Cyclone V HPS?

Intel ពីមុន Altera ផ្តល់ Quartus Prime សម្រាប់ការរចនា FPGA និង SoC EDS Embedded Design Suite សម្រាប់ការអភិវឌ្ឍន៍ ARM ។

តើ Cyclone V HPS ត្រូវបានបំពាក់ និងកំណត់ម៉ោងដោយរបៀបណា?

វាប្រើផ្លូវរថភ្លើងថាមពលច្រើន និងអនុញ្ញាតឱ្យនាឡិកាបត់បែនជាមួយ PLLs និងលំយោលដែលបានចែករំលែករវាង FPGA និង HPS ។

តើវាគាំទ្រការចាប់ផ្ដើមសុវត្ថិភាពឬការអ៊ិនគ្រីបទេ?

បាទ/ចាស ជាមួយនឹងជម្រើសនៃការកំណត់រចនាសម្ព័ន្ធ HPS គាំទ្រការចាប់ផ្ដើមដោយសុវត្ថិភាពតាមរយៈ bitstreams ដែលបានអ៊ិនគ្រីប និងការផ្ទៀងផ្ទាត់។

អ្វី JTAG ឬជម្រើសបំបាត់កំហុសអាចប្រើបាន?

អ្នកអាចបំបាត់កំហុសតាមរយៈ USB Blaster, JTAGនិង Serial Wire Debug SWD និង ARM DS 5 debugger ឬ GDB ។

 

ឯកសារយោង

ទុកមតិយោបល់

អាសយដ្ឋានអ៊ីមែលរបស់អ្នកនឹងមិនត្រូវបានផ្សព្វផ្សាយទេ។ វាលដែលត្រូវការត្រូវបានសម្គាល់ *