Technická referenční příručka k systému Altera Cyclone V Hard Processor System
Zavedení
Systém Altera Cyclone V Hard Processor System (HPS) integruje dvoujádrový procesor ARM® Cortex™-A9 s bohatou sadou periferií a programovatelné logiky na jednom čipu. Je navržen tak, aby kombinoval flexibilitu FPGA struktury s výkonem a snadnou použitelností hardwarového procesorového jádra a zaměřuje se na aplikace vyžadující nízkou spotřebu energie, vysokou účinnost a cenovou efektivitu. Běžně se používá v průmyslovém řízení, automobilovém průmyslu, komunikaci a vestavěných systémech.
Nejčastější dotazy
Co je to hydroelektrárna Cyclone V?
Cyclone V HPS je systém na čipu SoC, který kombinuje dvoujádrové procesory ARM Cortex A9 s FPGA fabric Altera v jednom čipu.
Jaké jsou klíčové komponenty HPS?
Zahrnuje dvoujádrový procesor ARM Cortex A9, řadič SDRAM, řadiče flash pamětí NAND NOR, řadiče USB, Ethernet, UART, I2C, SPI a DMA.
Jaká paměťová rozhraní jsou podporována zařízením Cyclone V HPS?
Podporuje paměti DDR3 DDR2 LPDDR2 SDRAM prostřednictvím řadiče pevné paměti integrovaného v subsystému HPS.
Jak HPS komunikuje s FPGA strukturou?
Prostřednictvím vysokopásmových propojení, jako jsou AXI přemosťuje HPS do FPGA, FPGA do HPS, odlehčené přemostění a přístup k SDRAM z FPGA do HPS.
Které operační systémy jsou kompatibilní s HPS?
Mezi oblíbené operační systémy patří Linux jako Yocto nebo Debian, FreeRTOS a software typu bare-metal prostřednictvím nástrojových řetězců ARM DS 5 nebo GCC.
Mohu programovat FPGA a HPS nezávisle na sobě?
Ano, HPS a FPGA jsou nezávislé subsystémy, ale úzce integrované. Na HPS můžete spustit Linux a zároveň používat FPGA pro logiku v reálném čase.
Jaké nástroje se používají k vývoji pro Cyclone V HPS?
Intel, dříve Altera, poskytuje Quartus Prime pro návrh FPGA a SoC EDS Embedded Design Suite pro vývoj ARM.
Jak je Cyclone V HPS napájen a taktován?
Využívá více napájecích kolejnic a umožňuje flexibilní taktování s PLL a oscilátory sdílenými mezi FPGA a HPS.
Podporuje zabezpečené spouštění nebo šifrování?
Ano, s možnostmi konfigurace HPS podporuje zabezpečené spouštění pomocí šifrovaných bitových toků a ověřování.
Co J.TAG nebo jsou k dispozici možnosti ladění?
Ladit lze přes USB Blaster, JTAGa Serial Wire Debug SWD a ladicí program ARM DS 5 neboli GDB.